计时电路与计时方法技术

一种计时电路，与Ｄｅｂｕｇ卡相连用于测量ＢＩＯＳ的一功能程序的运行时间，计时电路其包括一处理模块、一设定模块及一显示模块，处理模块包括一微处理器，设定模块可设定分别对应该功能程序的初始及结束的一第一待测Ｄｅｂｕｇ码及一第二待测Ｄｅｂｕｇ码，微处理器持续读取Ｄｅｂｕｇ卡的Ｄｅｂｕｇ码，并比较判断读取的Ｄｅｂｕｇ卡的Ｄｅｂｕｇ码与第一待测Ｄｅｂｕｇ码相是否相同，相同则微处理器开始计时，微处理器继续比较判断读取的Ｄｅｂｕｇ码与第二待测Ｄｅｂｕｇ码是否相同，相同则微处理器结束计时，并将计时结果显示在显示模块上。本发明专利技术的计时电路可方便且准确测量ＢＩＯＳ的一功能程序的运行时间。本发明专利技术还涉及一种计时方法。

【技术实现步骤摘要】
技术 领域本专利技术涉及一种。
技术介绍
BIOS的某些功能程序(如BIOS POST (BIOS上电自检)、CPU Init (CPU初始化)) 的运行时间有一定的要求。BIOS在执行功能程序的过程中会在不同的阶段向Port 80发送 不同的值，这些值往往是在功能程序开始和结束时发送出来的，在使用Debug卡对BIOS进 行调试的时候，这些值通过Debug卡以Debug码的形式在数码管上显示出来。现有技术中， 一般是对应该功能程序开始和结束时的值采用秒表计时来测量该功能程序的运行时间，但 是这种计时方式误差较大而且精度有限。
技术实现思路
鉴于以上内容，有必要提供一种可方便测量Debug卡的两Debug码之间的运行时 间的。一种计时电路，与Debug卡相连用于测量BIOS的一功能程序的运行时间，所述计 时电路其包括一处理模块、一设定模块及一显示模块，所述处理模块包括一微处理器，所述 设定模块可设定分别对应该功能程序的初始及结束的一第一待测Debug码及一第二待测 Debug码，所述微处理器持续读取Debug卡的Debug码，并比较判断读取的Debug卡的Debug 码与所述第一待测Debug码相是否相同，相同则所述微处理器开始计时，所述微处理器继 续比较判断读取的Debug码与所述第二待测Debug码是否相同，相同则所述微处理器结束 计时，并将计时结果显示在所述显示模块上。一种计时方法，与一 Debug卡相连用于测量BIOS的一功能程序的运行时间，其包 括以下步骤设定分别对应该功能程序的初始及结束的第一待测Debug码及第二待测Debug 码；开启一计时单元；比较一输入单元读取的Debug卡的Debug码与第一待测Debug码；判断比较的结果是否相同，如果不同则继续比较输入单元读取的Debug卡的 Debug码与第一待测Debug码；如果相同计时单元开始计时；比较输入单元读取的Debug卡的Debug码与第二待测Debug码；判断比较结果是否相同，如果不同则继续比较输入单元读取的Debug卡的Debug 码与第二待测Debug码；如果相同，计时单元停止计时；以及一显示模块 上显示计时结果。本专利技术计时电路及计时方法，通过设定模块设定对应BIOS的一功能程序的初始及结束的第一待测Debug码及第二待测Debug码，微处理器比较判断读取的Debug卡的 Debug码与第一待测Debug码相同时开始计时，比较判断读取的Debug卡的Debug码与第二 待测Debug码相同时停止计时，最终计时结果在显示模块上显示，从而准确测量该功能程 序的运行时间。附图说明图1为 本专利技术计时电路的较佳实施方式的方框图。图2为本专利技术计时电路的较佳实施方式的电路图。图3为图1及图2中的微处理器的较佳实施方式的方框图。图4为本专利技术计时方法的较佳实施的流程图。具体实施例方式请参阅图1，本专利技术计时电路的较佳实施方式设于一Debug卡上，用于测量BIOS的 一功能程序的运行时间，其包括一处理模块100、一设定模块200及一显示模块300。处理 模块100包括一微处理器10、一时钟电路20及一复位电路30。处理模块100分别与设定 模块200及显示模块300相连接。请参阅图2及图3，在本实施方式中，微处理器10为一 AT89C51芯片，微处理器10 包括一第一输入单元11、一第二输入单元12、一输出单元13、一设定单元14、一存储单元 15、一计时单元16、一比较单元17及一判断单元18。微处理器10的双向I/O引脚P0. 0-P0. 6 及双向I/O引脚PI. 0-P1. 6作为第一输入单元11。微处理器10的双向I/O引脚P2. 0-P2. 2 作为第二输入单元12。微处理器10的双向I/O引脚P2. 3-P2.6及双向I/O引脚P3. 0-P3. 7 作为输出单元13。时钟电路20包括一晶振XI、两电容Cl、C2。微处理器10的晶振引脚XTALl连接 晶振Xl的一端后通过电容Cl接地，微处理器10的晶振引脚XTAL2连接晶振Xl的另一端 后通过电容C2接地。所述时钟电路20为所述微处理器10提供时钟脉冲。复位电路30包括一电容C3、一电阻Rl及一复位开关SWl。复位开关SWl的第一 端连接微处理器10的复位引脚RST，第二端连接一 5V电源。复位开关SWl的第二端还通过 电阻Rl接地及通过电容C3连接该5V电源。所述复位电路30用于对所述微处理器10进 行上电复位。设定模块200包括一选择开关SW2、一设定开关SW3及一控制开关SW4。控制开 关SW4、设定开关SW3、选择开关SW2的一端分别与微处理器10的双向I/O弓丨脚P2. 0-P2. 2 连接，控制开关SW4、设定开关SW3、选择开关SW2的另一端与一 5V电源连接。闭合选择开 关SW2及设定开关SW3分别发出一选择信号及一设定信号，用于设定分别对应该功能程序 的初始及结束的第一待测Debug码及第二待测Debug码。闭合控制开关SW4发出一控制型 号，用于控制计时单元16的开启及关断。显示模块30包括一第一数码管LED1、一第二数码管LED2、一第三数码管LED3及 一第四数码管LED4。微处理器10的双向I/O引脚P2. 3接第四数码管LED4的引脚3、8，双 向I/O引脚P2. 4接第三数码管LED3的引脚3、8，双向I/O引脚P2. 5接第二数码管LED2的 引脚3、8，双向I/O引脚P2. 6接第一数码管LEDl的引脚3、8连接。微处理器10的双向I/O引脚P3. 0-P3. 7与第一数码管LEDl的引脚10、9、7、6、1、2、4、5对应连接。微处理器10的 双向I/O引脚P3. 0-P3. 7与第二数码管LED2的引脚10、9、7、6、1、2、4、5对应连接。微处理 器10的双向I/O引脚P3. 0-P3. 7与第三数码管LED3的引脚10、9、7、6、1、2、4、5对应连接。 微处理器10的双向I/O引脚P3. 0-P3. 7与第四 数码管LED4的引脚10、9、7、6、1、2、4、5对应连接。微处理器10的电源引脚VCC接5V电源，接地引脚GND接地，外部访问允许引脚 SA /Vpp通过一电阻R2接5V电源。微处理器10的双向I/O引脚P0. 7,Pl. 7、P2. 7、外部程序存储器选通引脚^^及一地址锁存允许引脚空载。上述复位开关SW1、选择开关SW2、设定开关SW3及控制开关SW4均为按键开关。微处理器10的双向I/O引脚Ρ0. 0-Ρ0. 6分别通过一电阻R3与该Debug卡的一数 码管对应连接，微处理器10的双向I/O引脚Pl. 0-P1. 6分别通过一电阻R4与该Debug卡 的另一数码管对应连接，以接收Debug码。第一输入单元11的P0. 0 0. 6及Pl. 0 1. 6持续读取Debug卡的Debug码，第 二输入单元12的P2. 0 2. 2读取设定模块200输出的信号。当第一次闭合设定模块200中的选择开关SW2，设定单元14开始选择设定第一待 测Debug码的低位，通过设定开关SW3设定第一待测Debug码的低位数值，每按一下设定开 关SW3，设定单元14使第一待测Debug码的低位自动加一并通过输出单元13在显示模块 300的本文档来自技高网...

【技术保护点】
一种计时电路，与Ｄｅｂｕｇ卡相连用于测量ＢＩＯＳ的一功能程序的运行时间，所述计时电路其包括一处理模块、一设定模块及一显示模块，所述处理模块包括一微处理器，所述设定模块可设定分别对应该功能程序的初始及结束的一第一待测Ｄｅｂｕｇ码及一第二待测Ｄｅｂｕｇ码，所述微处理器持续读取Ｄｅｂｕｇ卡的Ｄｅｂｕｇ码，并比较判断读取的Ｄｅｂｕｇ卡的Ｄｅｂｕｇ码与所述第一待测Ｄｅｂｕｇ码相是否相同，相同则所述微处理器开始计时，所述微处理器继续比较判断读取的Ｄｅｂｕｇ码与所述第二待测Ｄｅｂｕｇ码是否相同，相同则所述微处理器结束计时，并将计时结果显示在所述显示模块上。

【技术特征摘要】
1.一种计时电路，与Debug卡相连用于测量BIOS的一功能程序的运行时间，所述计 时电路其包括一处理模块、一设定模块及一显示模块，所述处理模块包括一微处理器，所述 设定模块可设定分别对应该功能程序的初始及结束的一第一待测Debug码及一第二待测 Debug码，所述微处理器持续读取Debug卡的Debug码，并比较判断读取的Debug卡的Debug 码与所述第一待测Debug码相是否相同，相同则所述微处理器开始计时，所述微处理器继 续比较判断读取的Debug码与所述第二待测Debug码是否相同，相同则所述微处理器结束 计时，并将计时结果显示在所述显示模块上。2.如权利要求1所述的计时电路，其特征在于所述微处理器为一AT89C51芯片。3.如权利要求1所述的计时电路，其特征在于所述微处理器包括一第一输入单元、一 第二输入单元、一输出单元、一设定单元、一存储单元、一计时单元、一比较单元及一判断单 元，所述第一输入单元读取所述Debug码，所述第二输入单元读取所述设定模块发出的信 号，所述输出单元与显示模块连接，所述设定单元根据所述设定模块发出的信号设定所述 第一待测Debug码及所述第二待测Debug码并储存在所述存储单元，所述设定模块可所述 计时单元的开启及关断，所述比较单元比较所述第一输入单元读取的Debug码与所述存储 单元内的所述第一待测Debug码，所述判断单元判断比较单元比较的结果相同，计时单元 开始计时，所述比较单元比较第一输入单元读取的Debug码与所述存储单元内的所述第二 待测Debug码，所述判断单元判断比较单元比较的结果相同，所述计时单元结束计时，并通 过所述输出单元将计时结果显示在显示模块上。4.如权利要求3所述的计时电路，其特征在于所述设定模块发出一选择信号、一设定 信号及一控制信号，所述选择信号及设定信号用于选择设定所述第一待测Debug码及第二 待测Debug码，所述控制信号用于控制计时单元的开启和关断。5.如权利要求4所述的计时电路，其特征在于所述设定模块包括一选择开关、一设定 开关及一控...

【专利技术属性】
技术研发人员：宋拥军，
申请(专利权)人：鸿富锦精密工业深圳有限公司，鸿海精密工业股份有限公司，
类型：发明
国别省市：94[中国|深圳]