ｔｕｒｂｏ译码方法和装置制造方法及图纸

本发明专利技术提供了一种ｔｕｒｂｏ译码方法和装置，方法包括以下步骤：根据交织参数ｆ１、ｆ２计算交织地址∏（ｉ）＝（ｆ１.ｉ＋ｆ２.ｉ２）ｍｏｄ　Ｋ，并存储到ＲＡＭ中，其中ｉ取０，１，２，．．．，Δ－１，Δ＝Ｋ／Ｐ，Ｐ为并行路数，Ｋ为待交织数据的长度；对读取的交织地址∏（ｉ）进行解析得到对应的ＲＡＭ编号和访问地址，并根据并行各路交织地址间的块偏移量ａｄｄ＿ｄｅｌｔａ和半码块偏移标识ｈａｌｆ＿ＣＢ计算并行各路交织地址对应的ＲＡＭ编号；根据并行各路交织地址对应的ＲＡＭ编号对待交织数据进行重新排序，得到交织后的数据。本发明专利技术提高了ｔｕｒｂｏ译码性能。

【技术实现步骤摘要】

本专利技术涉及通信领域，具体而言，涉及一种turbo译码方法和装置。
技术介绍
turbo译码将多个子码通过交织器进行并行级联(PCC)或串行级联(SCC)，然后进行迭代译码，从而获得卓越的纠错性能。交织器是实现turbo编译码的一个重要环节，它的主要作用就是将原始数据序列打乱，使交织后的数据序列的相关性减弱，从而大大降低数据突发错误的影响，进一步提高抗干扰性能。针对不同的通信讯标准，相关技术对其中交织器的实现方案都有具体阐述：基于IMT 2000 3GPP TS25.212标准提出了turbo交织方案；针对WCDMA系统提出了turbo交织/解交织方案；针对CDMA2000中LCS turbo交织提出了相应的方案，并设计成前向/反向移动。专利技术人发现现有的turbo译码吞吐量较低，不能满足LTE(LongTerm Evolution，长期演进)高速率传输数据的要求。
技术实现思路
本专利技术旨在提供一种turbo译码方法和装置，以解决现有的turbo译码吞吐量较低，不能满足LTE高速率传输数据的要求的问题。根据本专利技术的一个方面，提供了一种turbo译码方法，包括以下步骤：根据交织参数f1、f2计算交织地址∏(i)＝(f1·i+f2·i2)mod K，并存储到RAM中，其中i取0，1，2，...，Δ-1，Δ＝K/P，P为并行路数，K为待交织数据的长度；对读取的交织地址∏(i)进行解析得到对应的RAM编号和访问地址，并根据并行各路交织地址间的块偏移量add_delta和半码块偏移标识half_CB计算并行各路交织地址对应的RAM编号；根据并行各路交织地址对应的RAM编号对待交织数据进行重新排序，得到交织后的数据。可选地，在上述的turbo译码方法中，还包括：根据K确定读地址；从读地址中读取参数f1、f2、add_delta和half_CB。可选地，在上述的turbo译码方法中，根据K确定读地址具体包括：若40≤K＜512，读地址为(K-40)/8；若512≤K＜1024，读地址为(K-512)/16+59；若1024≤K＜2048，读地址为(K-1024)/32+91；若2048≤K≤6144，读地址为(K-2048)/64+123。可选地，在上述的turbo译码方法中，参数f1、f2、add_delta和half_CB分别存储在四个独立的存储器中，从读地址中读取参数f1、f2、add_delta和half_CB具体包括：从四个独立的存储器中并行地读取参数f1、f2、add_delta和half_CB。可选地，在上述的turbo译码方法中，四个独立的存储器是4个深度为188的ROM存储器。可选地，在上述的turbo译码方法中，根据交织参数f1、f2计算原始顺序地址i对应的交织地址∏(i)＝(f1·i+f2·i2)mod K具体包括：递推地计算∏(i)＝-->(∏(i-1)+(f1+f2)+(i-1)·2f2)mod K，其中∏(0)＝0。可选地，在上述的turbo译码方法中，RAM采用双口RAM，且RAM的深度大于等于两个滑窗的长度和。可选地，在上述的turbo译码方法中，对读取的交织地址∏(i)进行解析得到对应的RAM编号和访问地址具体包括：根据得出m0，m0代表对应的RAM编号；计算访问地址为mod(∏(i)，K/P)。可选地，在上述的turbo译码方法中，根据并行各路交织地址间的块偏移量add_delta和半码块偏移标识half_CB计算并行各路交织地址对应的RAM编号具体包括：在同一时刻i，计算并行相邻各路交织地址对应RAM编号间的偏移数n＝(add_delta+i[0]·half_CB·P/2)mod P。可选地，在上述任一项的turbo译码方法中，待交织数据是LTE系统的信息数据。根据本专利技术的另一方面，提供了一种turbo译码装置，包括：读地址产生模块，用于根据待交织数据长度K确定读地址；4个独立的存储器，分别用于在读地址存储交织参数f1、f2、以及并行各路交织地址间的块偏移量add_delta和半码块偏移标识half_CB；交织地址产生模块，其包括：交织控制模块，用于负责启动/停止交织地址计算；交织地址计算模块，用于根据交织参数f1、f2计算交织地址∏(i)＝(f1·i+f2·i2)mod K，其中i取0，1，2，...，K/P-1，P为并行路数；RAM，用于存储计算的交织地址∏(i)；数据交织模块，其包括：交织地址解析模块，用于以前向/反向计算信息比特的原始顺序地址作为i，从计算的交织地址∏(i)中读取相应的交织地址∏(i)；以及对读取的交织地址∏(i)进行解析得到对应的RAM编号和访问地址，并根据参数add_delta和half_CB计算得到并行各路交织地址对应的RAM编号；数据重排模块，用于根据并行各路交织地址对应的RAM编号对待交织数据进行重新排序，得到交织后的数据。可选地，在上述的turbo译码装置中，待译码是LTE系统的信息数据。在上述实施例中，因为采用并行交织的turbo译码方法，所以克服了现有技术中turbo译码吞吐量较低，不能满足LTE高速率传输数据的要求的问题，进而达到了提高turbo译码性能的效果。附图说明此处所说明的附图用来提供对本专利技术的进一步理解，构成本申请的一部分，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中：图1示出了根据本专利技术一实施例的turbo译码方法流程图；图2示出了根据本专利技术另一实施例的turbo译码方法流程图；图3示出了根据本专利技术一实施例的turbo译码装置的方框图；图4示出了根据本专利技术一实施例的turbo译码器的原理框图；图5示出了图4的turbo译码器中的交织器的框图。具体实施方式下面将参考附图并结合实施例，来详细说明本专利技术。如图1所示，根据本专利技术实施例的turbo译码方法包括以下步骤：-->步骤S10，根据交织参数f1、f2计算交织地址∏(i)＝(f1·i+f2·i2)mod K，并存储到RAM中，其中i取0，1，2，...，Δ-1，Δ＝K/P，P为并行路数，K为待交织数据的长度；步骤S20，对读取的交织地址∏(i)进行解析得到对应的RAM编号和访问地址，并根据并行各路交织地址间的块偏移量add_delta和半码块偏移标识half_CB计算并行各路交织地址对应的RAM编号；步骤S30，根据并行各路交织地址对应的RAM编号对待交织数据进行重新排序，得到交织后的数据。在本实施例的turbo译码方法中，因为采用并行交织的turbo译码方法，并行译码具有较高的效率，从而克服了现有技术中turbo译码吞吐量较低，不能满足LTE高速率传输数据的要求的问题，进而达到了提高turbo译码性能的效果。图2示出了根据本专利技术另一实施例的turbo译码方法流程图，在步骤S10之前还包括以下步骤：步骤S2，根据K确定读地址；步骤S4，从读地址中读取参数f1、f2、add_delta和half_CB。只要预先设置并存储好参数f1、f2、add_delta和half_CB，就可以很容易地实现上述参数的读取，从而加快译码过程。可选地，在上述的turbo译码方法中，步骤S2具体包括：若40≤K＜512，读地址为(K本文档来自技高网...

【技术保护点】
一种ｔｕｒｂｏ译码方法，其特征在于，包括以下步骤：根据交织参数ｆ↓［１］、ｆ↓［２］计算交织地址∏（ｉ）＝（ｆ↓［１］.ｉ＋ｆ↓［２］.ｉ↑［２］）ｍｏｄ　Ｋ，并存储到ＲＡＭ中，其中ｉ取０，１，２，．．．，Δ－１，Δ＝Ｋ／Ｐ，Ｐ为并行路数，Ｋ为待交织数据的长度；对读取的交织地址∏（ｉ）进行解析得到对应的ＲＡＭ编号和访问地址，并根据并行各路交织地址间的块偏移量ａｄｄ＿ｄｅｌｔａ和半码块偏移标识ｈａｌｆ＿ＣＢ计算并行各路交织地址对应的ＲＡＭ编号；根据并行各路交织地址对应的ＲＡＭ编号对待交织数据进行重新排序，得到交织后的数据。

【技术特征摘要】
1.一种turbo译码方法，其特征在于，包括以下步骤：根据交织参数f1、f2计算交织地址∏(i)＝(f1·i+f2·i2)mod K，并存储到RAM中，其中i取0，1，2，...，Δ-1，Δ＝K/P，P为并行路数，K为待交织数据的长度；对读取的交织地址∏(i)进行解析得到对应的RAM编号和访问地址，并根据并行各路交织地址间的块偏移量add_delta和半码块偏移标识half_CB计算并行各路交织地址对应的RAM编号；根据并行各路交织地址对应的RAM编号对待交织数据进行重新排序，得到交织后的数据。2.根据权利要求1所述的turbo译码方法，其特征在于，还包括：根据K确定读地址；从所述读地址中读取参数f1、f2、add_delta和half_CB。3.根据权利要求2所述的turbo译码方法，其特征在于，根据K确定读地址具体包括：若40≤K＜512，读地址为(K-40)/8；若512≤K＜1024，读地址为(K-512)/16+59；若1024≤K＜2048，读地址为(K-1024)/32+91；若2048≤K≤6144，读地址为(K-2048)/64+123。4.根据权利要求2所述的turbo译码方法，其特征在于，参数f1、f2、add_delta和half_CB分别存储在四个独立的存储器中，从所述读地址中读取参数f1、f2、add_delta和half_CB具体包括：从所述四个独立的存储器中并行地读取参数f1、f2、add_delta和half_CB。5.根据权利要求4所述的turbo译码方法，其特征在于，所述四个独立的存储器是4个深度为188的ROM存储器。6.根据权利要求1所述的turbo译码方法，其特征在于，根据交织参数f1、f2计算原始顺序地址i对应的交织地址∏(i)＝(f1·i+f2·i2)mod K具体包括：递推地计算∏(i)＝(∏(i-1)+(f1+f2)+(i-1)·2f2)mod K，其中∏(0)＝0。7.根据权利要求1所述的turbo译码方法，其特征在于，...

【专利技术属性】
技术研发人员：王引弟，陈晓华，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：94[中国|深圳]