采用演化算法的硬件设计制造技术

设计数字滤波器等硬件元件可以通过设置滤波器的初始种群并将它们编码为染色体来最优化。然后评估每个染色体的适应度，再根据适应度标准选择父代染色体。接着利用诸如变异和交叉之类的遗传操作从后代和可选的父代集合中生成后代染色体，利用基于非受控个体的帕雷托前沿与分组的组合方法来选择幸存个体。重复此过程，直到满足终止标准。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及可演化硬件(evolvable hardware)，更具体地来说涉及采用可演化的硬件设计硬件体系结构。可演化硬件(EHW)指一种特定类型的硬件，其体系/结构和功能动态且自发性地改变，以在执行某些任务时提高其性能。可演化硬件在如下文章中有所讨论X.Yao所著标题为“追踪可演化硬件之路”的文章(Communications of the ACM，vol.42，no.4，pp.47-491999)以及X.Yao和T.Higuchi所著“可演化硬件的前景和挑战”的文章(IEEE Trans.On Systems，Man，and Cybernetics，PartCApplications and reviews，vol.29，no.1，pp.87-97，1999)。近年来这一新领域的兴起一直深受可重构硬件和演化计算(evolutionary computation)的发展的影响。众所周知，常规硬件的缺点是不灵活。硬件结构和功能一旦制造完成，则无法更改。但是多数现实问题却不是固定不变的。它们随时间变化。为了既有效率又有效果地解决这些问题，需要不同的硬件结构。EHW提供了一种理想途径，通过动态调整硬件结构以适应问题从而使硬件“软化”。EHW可以描述为将演化计算技术应用于电子硬件设计例如滤波器设计；或者可以通过动态和自发地重配置其体系结构在线调整的硬件。前者侧重于将演化计算技术视为潜在的设计工具，而后者侧重于硬件的调整。值得一提的是，EHW与演化算法的硬件实现大不相同，因为其硬件是用于加速各种演化操作的。硬件本身并没有更改或进行调整。EHW有两个主要方面仿真演化和电子硬件。仿真演化可以由遗传算法(genetic algorithm)(GA)、遗传规划(genetic programming)(GP)、演化规划(evolutionary programming)(EP)或者演化策略(evolutionary strategy)(ES)来驱动。至于哪种演化算法最适于EHW，没有统一的定论。不同的演化算法(EA)适合不同的EHW。EHW中所采用的电子硬件可以是数字、模拟或混合型的电路。EA的优点之一在于它们对EHW中所用电路的类型的约束非常少。多数EHW非常倚重可重配置的硬件，如现场可编程门阵列(FPGA)。FPGA的体系结构和功能直接由它的体系结构比特确定。这些比特是可重配置的。EHW利用此灵活性的优点以及采用EA来使这些比特演变，以便既有效率又有成效地完成某些任务。对“可演化硬件”最通用的定义是，“通过演化算法实现硬件设计(通常指电子的，而非机械、生物、化学的)”。演化算法有许多种类，它们均用在EHW中，但是结合“适者生存”的思想，它们均基于生成-测试法则。一般来说，个体(本例中为设计方案)构成的种群(population)最初是随机生成的。然后，算法将按照如下步骤进行1.将适应度测量值分配给每个个体。2.选择一些适应度高的个体作为父代(parent)。3.通过演化算子(evolutionary operator)(例如，交叉(crossover)算子、变异(mutation)算子)生成新的个体(后代)。4.从当前种群和后代的并集中，选择一些个体生存到下一代。5.回到步骤(1)，除非种群中的个体满足某种终止标准。附图说明图1显示EHW演化周期中的主要步骤。随机地或试探性地生成编码为染色体(chromosome)10的体系结构比特的初始种群。然后将它们下载12到FPGA 14中，以进行适应度评估。为了削减成本和节省空间，某个EHW只有一组FPGA硬件，用于依次评估每个染色体的适应度。FPGA的适应度，通常等效于其染色体的适应度，对它的估计是通过FPGA与环境16的交互来进行的。然后将此适应度用于选择父代染色体18，以便进一步进行复制和遗传操作。交叉和变异20通常用于从父代生成后代的染色体22。然后这些后代根据某种替代策略来替代它们的父代。某些替代策略可能会保留父代，而抛弃其后代。在替代步骤之后，形成新一代的染色体。图1的示意图利用EPGA作为EHW的一个实例。但是，所述的步骤同样适用于其他类型的EHW。一般可区分出五种级别的EHW1.One-Shot Extrinsic生成-测试周期完全以软件方式完成。对设计进行仿真测试，在该过程结束时，创建一个或一组可以硬件方式实现的设计。2.One-Shot Mixtrinsic同级别1，只是设计要同时通过仿真和在实际的硬件中进行评估。3.One-Shot Intrinsic同级别1，只是在每个生成-测试周期里，所有设计都编程到硬件中，并通过测试实际的硬件来进行评估。设计过程的控制在主计算机上以软件方式完成。4.One-Shot Intrinsic with On-Chip Control同级别3，只是采用可编程硬件部分来实现设计过程的控制。5.Adaptive Intrinsic同级别4，只是每当环境发生变化时重复设计周期，从而允许硬件适应变化的环境、硬件故障。从研究的角度来看，级别1与其余级别之间的存在巨大的差异。如果在芯片上实际地评估硬件，设计可能(且经常会)包括未被仿真并且传统设计过程中通常没有考虑到的效果(例如单元之间的寄生耦合)。这可能导致非常有趣且创新的设计，但同时分析也会非常困难。从级别2到级别5并非不重要，但是缺乏研究，存在许多工程/实现方面的问题。当然，从实际应用的角度来看，级别5可能是非常理想的。除级别1外的所有应用均是基于可重复编程硬件的。它们通常是FPGA和其他PLD；虽然也可以采用模拟可重配置器件。目前采用FPGA或ASIC的设计最可能适用。演化设计方法是一种生成-测试方法。因此需要可以机械方式评估所生成的电路。再者，此测试应该相当快。其精确含义取决于多种因素，尤其是设计的难度(对于某些难题，常常需要评估数百万或甚至十亿个电路设计)，以及可用于完成设计的时间。EHW最好用于小型设计，以减小复杂性。在目前公布的应用中，似乎指定和连接约30个元件即被视为困难的任务。如果例如限制可能的互连来限制搜索空间，则可以使用更多的元件。元件的具体所指由实现方式而定，它可能是FPGA上功能单一的单元(或模拟电路上的晶体管)，也可能是较大的模块，例如算术函数装置。EHW的主要优点是它不依赖于已建立的设计方法(可以采用，但并不要求使用这些方法)。实际上，较之其他方法，演化设计方法通常最适合用于可用设计信息很少或可用设计方法限制了可设计的电路群的场合。设计过程中越多采用“秘诀(black magic)”或“试错法”，EHW就越可能产生更好的设计。由于演化算法基于种群特性，故常常可以很好地解决多目标优化问题。级别5的EHW设计是一种特殊情况。对于希望硬件自己调整以适应变化中的环境或自我重新布线来响应硬件故障(容错HW)的应用而言，EHW被视为一种非常有前途的方法。在此情况中，EHW设计过程并没有与设计人员形成竞争，因为设计人员不可能持续不断地进行重新配置。因为资源有限和要求响应时间快，所以搜索空间小且测试快在自适应设计应用中尤其重要。本专利技术目的在于提出一种采用演化算法设计硬件元件的改进方法。从最广义的形式来说，本专利技术在于采用分组(clutering本文档来自技高网...

【技术保护点】
一种采用演化算法来设计硬件硬件的方法，包括如下步骤：ａ）给出硬件元件的初始种群；ｂ）将所述初始种群编码为染色体；ｃ）根据多目标适应度标准评估所述初始种群的每个个体的适应度；ｄ）基于所述初始种群的所述适应度评估 结果选择父代染色体；ｅ）对所选择的父代染色体执行遗传操作以生成后代种群；ｆ）从所述父代和后代染色体中选择一组新染色体，其中包括从所述父代和后代染色体形成多个群体以及形成各群体的非受控染色体的帕雷托前沿；以及ｇ）对所述 新染色体集合重复步骤ｃ）至ｆ）以便形成新一代，一直到满足预定终止标准为止。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：姚新，T施尼尔，
申请(专利权)人：马科尼英国知识产权有限公司，
类型：发明
国别省市：GB[英国]