基于集总模型的低噪声放大器堆叠集成结构及其设计方法技术

本发明专利技术公开了一种基于集总模型的低噪声放大器堆叠集成结构及其设计方法，所述方法包括：进行多级晶体管放大器原理电路设计；确定采用CMOS工艺并与放大电路同平面设计的集总元件以及采用三维集总模型并起到层间连结和堆叠作用的集总元件；使用仿真软件，对采用三维集总模型的集总元件优化仿真出对应LC值的无源元件模型，作为三维集总元件模型；将三维集总元件应用于放大器电路中，调整优化元件尺寸，直至达到指标要求；按照基板堆叠层数要求设计层间结构，利用三维集总元件进行层间连结，按照电路要求连结电路元件，形成设计版图。本发明专利技术能够形成多层堆叠的低噪声放大器结构，为有源器件堆叠的设计提供解决方案。

【技术实现步骤摘要】

本专利技术属于三维集成电路设计领域，具体涉及一种基于集总模型的低噪声放大器堆叠集成结构及其设计方法。

技术介绍

1、在当今电子技术飞速发展的时代，大规模电路集成化成为了行业的重要趋势，而chiplet芯粒集成技术更是推动了这一进程。通过堆叠设计，可以在有限的空间内集成更多的功能，提高芯片的性能和集成度。然而，在现有的研究中，更多的关注点集中在无源单个器件或者互连网络上。对于mos晶体管与其他元件组成的有源器件堆叠，却缺乏系统性的设计流程和整体方案，这使得有源器件堆叠在实际应用中面临着诸多挑战，无法充分发挥其潜力。有源器件的堆叠涉及到复杂的电气特性和可靠性问题，需要综合考虑多种因素，如信号传输、版图布局、散热等。但由于缺乏统一的设计方法和流程，导致设计过程效率低下，且难以保证最终产品的性能和质量。

技术实现思路

1、本专利技术的目的是提供一种基于集总模型的低噪声放大器堆叠集成结构及其设计方法，能够形成多层堆叠的低噪声放大器结构，为有源器件堆叠的设计提供解决方案。

2、为了实现上述目的，本专利技术的一本文档来自技高网...

【技术保护点】

1.一种基于集总模型的低噪声放大器堆叠集成结构设计方法，其特征在于，包括：

2.如权利要求1所述的方法，其特征在于，在步骤S5中，对于没有通过三维集总元件实现的信号和电源连接，通过TSV、凸块和互连线实现。

3.如权利要求2所述的方法，其特征在于，还包括：考虑TSV、凸块和互连线的寄生效应，优化版图设计，对版图开展后仿真，以达到所需的性能指标。

4.如权利要求1-3中任一项所述的方法，其特征在于，在步骤S2中，输入和输出匹配网络和级间匹配网络的LC集总元件采用三维集总模型，放大电路的偏置电路元件采用平面CMOS工艺的LC集总元件。</p>

5.如权...

【技术特征摘要】

1.一种基于集总模型的低噪声放大器堆叠集成结构设计方法，其特征在于，包括：

2.如权利要求1所述的方法，其特征在于，在步骤s5中，对于没有通过三维集总元件实现的信号和电源连接，通过tsv、凸块和互连线实现。

3.如权利要求2所述的方法，其特征在于，还包括：考虑tsv、凸块和互连线的寄生效应，优化版图设计，对版图开展后仿真，以达到所需的性能指标。

4.如权利要求1-3中任一项所述的方法，其特征在于，在步骤s2中，输入和输出匹配网络和级间匹配网络的lc集总元件采用三维集总模型，放大电路的偏置电路元件采用平面cmos工艺的lc集总元件。

5.如权利要求1-3中任一项所述的方法，其特征在于，在步骤s3中，无源元件模型包括平面螺旋电感器、多层介质层电容器、tsv螺旋电感器、类同轴tsv电容器、平面电容器和tsv集成的滤波器。

6.如权利要求1-3中任一项所述的方法，其特征在于，放大电路为二级放大电路，要堆叠的层数为2层，在步骤s5中，将第一级放大电路和第二级放大电路分别...

【专利技术属性】
技术研发人员：曲晨冰，王力纬，孙宸，侯波，李潮，黄中铠，罗永震，
申请(专利权)人：中国电子产品可靠性与环境试验研究所工业和信息化部电子第五研究所中国赛宝实验室，
类型：发明
国别省市：