【技术实现步骤摘要】
本申请实施例涉及逻辑电路，尤其涉及一种乘法器和电子设备。
技术介绍
1、在同步数字电路中，进行n位数乘法运算的乘法器由多个全加器构成，其中，n大于1，这样的乘法器包括：n行全加器，每行全加器包括多个全加器。
2、然而，传统的n位乘法器中，第n行全加器必须等待前n-1行全加器的计算结果全部输出，才能进行累加操作，造成时间的浪费；并且当第n行全加器进行累加运算时，前n-1行全加器处于闲置状态，降低了全加器的吞吐量，从而降低了乘法运算的效率。
技术实现思路
1、本专利技术实施例提供了一种乘法器和电子设备，用于降低乘法运算的耗时，提高乘法运算的效率。
2、一方面，本申请实施例提供了一种乘法器，该乘法器包括：
3、前n行的第一处理单元和后n行的第二处理单元，其中，n大于1；
4、每行所述第一处理单元包括：n个全加器组合，每个全加器组合包括：全加器、与所述全加器连接的锁存器组合；
5、在所述后n行的第二处理单元中，第一行的第二处理单元包括：n...
【技术保护点】
1.一种乘法器，其特征在于，包括：
2.如权利要求1所述的乘法器，其特征在于，所述全加器组合还包括：与门；所述全加器包括：第一加数输入单元、第二加数输入单元；
3.如权利要求2所述的乘法器，其特征在于，所述全加器还包括：进位输出单元和求和输出单元；所述锁存器组合包括：第一锁存器和第二锁存器；
4.如权利要求3所述的乘法器，其特征在于，所述全加器还包括：进位输入单元；
5.如权利要求3所述的乘法器，其特征在于，还包括：
6.如权利要求5所述的乘法器，其特征在于，还包括：
7.如权利要求6所述的乘法器...
【技术特征摘要】
1.一种乘法器，其特征在于，包括：
2.如权利要求1所述的乘法器，其特征在于，所述全加器组合还包括：与门；所述全加器包括：第一加数输入单元、第二加数输入单元；
3.如权利要求2所述的乘法器，其特征在于，所述全加器还包括：进位输出单元和求和输出单元；所述锁存器组合包括：第一锁存器和第二锁存器；
4.如权利要求3所述的乘法器，其特征在于，所述全加器还包括：进位输入单元；
【专利技术属性】
技术研发人员：杨栋，杨超，杨晓东，荣俊标，蔡志豪，
申请(专利权)人：元星智财上海信息科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。