用于监测MOS管结性能的电性测试结构及测试方法技术

本发明专利技术提供一种用于监测MOS管结性能的电性测试结构及测试方法，通过设置测试单元，且该测试单元结构有着类似于MOS管的结构，即包括衬底层、阱层、栅极结构、掺杂区及测试焊盘，但却将掺杂区分为掺杂类型相反的两个区，即第一及第二导电类型掺杂区，可通过对第一及第二测试焊盘接入不同种类所需的电压实现第一及第二导电类型掺杂区与阱层之间的结电容、结击穿电压及结漏电流的监测，以实现全面监测MOS管结结构特性，可通过制程可靠性测试，有效监测MOS管结的结电容、结击穿电压及结漏电流情况，可针对MOS管工艺过程中的相关工艺进行风险排查。

【技术实现步骤摘要】

本专利技术涉及晶圆测试领域，特别是涉及一种用于监测mos管结性能的电性测试结构及测试方法。

技术介绍

1、晶圆接受测试(wafer acceptance test，wat)是在晶圆产品流片结束之后和品质检验之前，测量特定测试结构的电性参数，目的是通过测试晶圆上特定测试结构的电性参数，检测每片晶圆产品的工艺情况，评估半导体制造过程的质量和稳定性，判断晶圆产品是否符合该工艺技术平台的电性规格要求。wat数据可以作为晶圆产品交货的质量凭证，另外wat数据还可以反应生产线的实际生产情况，通过收集和分析wat数据可以监测生产线的情况，也可以判断生产线变化的趋势，对可能发生的情况进行预警。

2、晶圆上用于收集wat数据的测试结构称为wat测试结构(wat testkey)，它并不是设计在实际产品芯片内部的，因为设计在芯片内部要占用额外的芯片面积，而额外的芯片面积会增加芯片的成本，所以一般把wat测试结构设计在晶圆上芯片之间的划片槽，也叫切割道区域。

3、wat测试类型非常多，目前对于mos晶体管结的测试结构只是监测了离子注入(imp)和硅金属化本文档来自技高网...

【技术保护点】

1.一种用于监测MOS管结性能的电性测试结构，其特征在于，所述电性测试结构包括：

2.根据权利要求1所述的用于监测MOS管结性能的电性测试结构，其特征在于：所述第一导电类型掺杂区和所述第二导电类型掺杂区的宽度为设计规则最小允许值，该宽度所在的方向定义为沿所述第一导电类型掺杂区、所述栅极结构及所述第二导电类型掺杂区依次排布的方向。

3.根据权利要求1所述的用于监测MOS管结性能的电性测试结构，其特征在于：所述第一导电类型掺杂区和所述第二导电类型掺杂区的宽度为100nm～300nm，该宽度所在的方向定义为沿所述第一导电类型掺杂区、所述栅极结构及所述第二导电类型掺杂区依...

【技术特征摘要】

1.一种用于监测mos管结性能的电性测试结构，其特征在于，所述电性测试结构包括：

2.根据权利要求1所述的用于监测mos管结性能的电性测试结构，其特征在于：所述第一导电类型掺杂区和所述第二导电类型掺杂区的宽度为设计规则最小允许值，该宽度所在的方向定义为沿所述第一导电类型掺杂区、所述栅极结构及所述第二导电类型掺杂区依次排布的方向。

3.根据权利要求1所述的用于监测mos管结性能的电性测试结构，其特征在于：所述第一导电类型掺杂区和所述第二导电类型掺杂区的宽度为100nm～300nm，该宽度所在的方向定义为沿所述第一导电类型掺杂区、所述栅极结构及所述第二导电类型掺杂区依次排布的方向。

4.根据权利要求1所述的用于监测mos管结性能的电性测试结构，其特征在于：所述栅极结构包括栅介质层、栅多晶层及栅极侧墙。

5.根据权利要求1所述的用于监测mos管结性能的电性测试结构，其特征在于：所述第一导电类型掺杂区为n型掺杂区或p型掺杂区，所述第二导电类型掺杂区为p型掺杂区或n型掺杂区。

6.根据权利要求1所述的用于监测mos管结性能的电性测试结构，其特征在于：所述测试单元中的所述栅极结构的形状和尺寸...

【专利技术属性】
技术研发人员：宁红岩，张金鑫，张京晶，
申请(专利权)人：江苏卓胜微电子股份有限公司，
类型：发明
国别省市：