【技术实现步骤摘要】
本专利技术属于硬件信息安全领域,具体是一种将nmos(n-metal-oxide-semiconductor,n型金属-氧化物-半导体)阵列与xor(exclusive-or gate,异或门)交叉耦合式电路结合的puf(physical unclonable functions,物理不可克隆函数)电路。
技术介绍
1、随着物联网和人工智能技术的持续发展,信息安全变得越来越重要。传统的puf电路容易受到机器学习建模攻击以及侧信道攻击的威胁,电子系统在身份标识、验证以及安全方面存在诸多安全隐患,设备的安全性受到很大的挑战。与此同时其容易受到环境和使用场景的影响(如温湿度、磁场、电压等),需要特定的纠错机制来产生稳定的输出响应,但目前的纠错机制普遍存在成本过高以及硬件开销过大等问题。尽管目前的xor-puf具有良好的抗攻击特性,但其输出响应的随机性和安全性仍然难以满足物联网和人工智能时代的信息安全需求。
2、近年来,因将氧化物薄膜晶体管引入puf电路系统具有更加稳定的随机性,此结构广泛地引起了研究人员的兴趣。氧化物薄膜晶体管有着
...【技术保护点】
1.一种基于NMOS阵列的轻量紧凑型XOR-PUF复合电路,其特征在于,该XOR-PUF复合电路包括XOR-PUF门级电路(1)和NMOS阵列(2);
2.根据权利要求1所述的基于NMOS阵列的轻量紧凑型XOR-PUF复合电路,其特征在于,异或门XOR1到第一级反相器INV1的路径的长度与异或门XOR2到第一级反相器INV4的路径的长度相等,实现电路等长;
3.根据权利要求1所述的基于NMOS阵列的轻量紧凑型XOR-PUF复合电路,其特征在于,第一级反相器INV1到NMOS阵列(2)的A1_0的路径的长度与第一级反相器INV4到NMOS阵列(2
...【技术特征摘要】
1.一种基于nmos阵列的轻量紧凑型xor-puf复合电路,其特征在于,该xor-puf复合电路包括xor-puf门级电路(1)和nmos阵列(2);
2.根据权利要求1所述的基于nmos阵列的轻量紧凑型xor-puf复合电路,其特征在于,异或门xor1到第一级反相器inv1的路径的长度与异或门xor2到第一级反相器inv4的路径的长度相等,实现电路等长;
3.根据权利要求1所述的基于nmos阵列的轻量紧凑型xor-puf复合电路,其特征在于,第一级反相器inv1到nmos阵列(2)的a1_0的路径的长度与第一级反相器inv4到nmos阵列(2)的b1_1的路径的长度相等,实现电路等长;
4.根据权利要求1所述的基于nmos阵列的轻量紧凑型xor-puf复合电路,其特征在于,xor-puf门级电路(1)的电路构成是:异或门u17的gnd端与gnd相连,vcc端与vcc相连;异或门u17的引脚1接输入信号i1,引脚2接输出信号o2,引脚4接至第一级反相器u20的引脚2;第一级反相器u20的gnd端与gnd电连接,vcc端与vcc电连接,引脚4接nmos阵列(2)的a1_0;第二级反相器u19的引脚1悬空,引脚2与nmos阵列(2)的a1_1电连接,同时与电解电容c1的一端电连接,电解电容c1的另一端与gnd电连接;第二级反相器u19的gnd端与gnd相接,vcc端与vcc电连接,引脚4和与门u25的引脚2电连接,gnd端与gnd电连接;非门u23的引脚1悬空,引脚2接reset,gnd端与gnd电连接,vcc端与vcc电连接,引脚4和与门u25的引脚1电连接;与门u25的vcc端与vcc相连,gnd端与gnd电连接,引脚4与第一级反相器u31的引脚2相连;第一级反相器u31的引脚1悬空,gnd端与gnd相连,引脚4接out1,vcc端与vcc相连;异或门u18的vcc端与vcc相连,gnd端与gnd相连,引脚1接输入...
【专利技术属性】
技术研发人员:洪培真,李前辉,李桂琴,王兵,汪定,罗锋,
申请(专利权)人:南开大学,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。