【技术实现步骤摘要】
本专利技术涉及半导体，尤其是涉及一种半导体器件的形成方法及半导体器件。
技术介绍
1、在半导体工艺中，电阻(r)和电容(c)作用而产生的延迟(以下简称为rc延迟)会对芯片的性能和功耗产生影响，降低rc延迟可以提升芯片速度，降低芯片功耗，提升芯片的信号完整性，还可以增大芯片集成度改善时序裕度。为了降低rc延迟，需要降低半导体器件金属栅电极和接触孔电极之间的寄生电容，从而达到降低rc延迟的目的。
2、相关的金属栅电极制作技术，通常在接触孔与金属栅电极之间存在高介电常数的栅氧化层和层间介质层，但是，接触孔与金属栅电极之间的高介电常数的栅氧化层具有极高的介电常数，大大增加了接触孔与金属栅电极之间的寄生电容，增大了rc延迟。
技术实现思路
1、有鉴于此，本专利技术的目的在于提供一种半导体器件的形成方法及半导体器件，能够将半导体器件的金属栅电极和源漏接触孔电极之间的寄生电容降至最低，从而降低了rc延迟。
2、为了实现上述目的，本专利技术实施例采用的技术方案如下：
3...
【技术保护点】
1.一种半导体器件的形成方法，其特征在于，包括：
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述在所述沟槽侧壁形成可分解薄膜侧壁层，包括：
3.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述沉积金属栅电极材料在所述沟槽内形成金属栅电极，去除所述层间介质层上方的所述栅氧化层，包括：
4.根据权利要求1所述的半导体器件的形成方法，其特征在于，在所述向预设基底沉积具有高介电常数的栅氧化层之前，还包括：
5.根据权利要求1-4任一项所述的半导体器件的形成方法，其特征在于，所述多孔薄膜层为二氧化硅基多孔
【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括：
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述在所述沟槽侧壁形成可分解薄膜侧壁层，包括：
3.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述沉积金属栅电极材料在所述沟槽内形成金属栅电极，去除所述层间介质层上方的所述栅氧化层，包括：
4.根据权利要求1所述的半导体器件的形成方法，其特征在于，在所述向预设基底沉积具有高介电常数的栅氧化层之前，还包括：
5.根据权利要求1-4任一项所述的半导体器件的形成方法，其特征在于，所述多孔薄膜层为二氧化硅基多孔薄膜层。
<...【专利技术属性】
技术研发人员：徐南娟，史小平，孙新，徐文清，
申请(专利权)人：北京集成电路装备创新中心有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。