半导体装置的制造方法制造方法及图纸

在对SiC衬底进行离子注入时高精度地形成杂质注入区域。一种半导体装置的制造方法，具有：第一工序，向SiC衬底注入第一导电型杂质；以及第二工序，向所述SiC衬底注入第二导电型杂质。在所述SiC衬底的厚度方向上，具有随着在所述第一工序中注入的第一导电型杂质的浓度分布从第一峰值的位置远离而第一导电型杂质浓度连续地减少的减少区域。在所述SiC衬底的所述厚度方向上，在所述第二工序中注入的第二导电型杂质的浓度分布具有第二峰值。第二峰值的位置与特定区域重叠，所述特定区域在所述减少区域内并且具有所述第一峰值的10％以上的第一导电型杂质浓度。所述第一峰值的位置成为第一导电型区域。所述特定区域的至少一部分成为第二导电型区域。

【技术实现步骤摘要】
【国外来华专利技术】

(相关申请的相互参考)本申请是2023年1月10日申请的日本专利申请特愿2023-001709的相关申请，主张基于该日本专利申请的优先权，将该日本专利申请中记载的全部内容作为构成本说明书的内容而引用。本说明书公开的技术涉及半导体装置的制造方法。

技术介绍

1、在日本特开2021-015978号公报中，公开了将杂质向sic衬底(即，由碳化硅构成的半导体衬底)进行离子注入的技术。

技术实现思路

1、在向sic衬底进行离子注入的情况下，所注入的杂质向大范围扩散而被注入。因此，无法高精度地形成杂质注入区域。在sic衬底中，在活化退火时难以产生杂质的热扩散，因此在离子注入时高精度地形成杂质注入区域会带来p型或n型区域的形成精度的提高。本说明书中提出在对sic衬底进行离子注入时高精度地形成杂质注入区域的技术。

2、本说明书所公开的半导体装置的制造方法，具有：第一工序，向sic衬底注入第一导电型杂质；以及第二工序，向所述sic衬底注入第二导电型杂质。所述第一工序和所述第二工序满足以下条件而被实施，所述条件是：在本文档来自技高网...

【技术保护点】

1.一种半导体装置的制造方法，其特征在于，

2.根据权利要求1所述的制造方法，其特征在于，

3.根据权利要求1所述的制造方法，其特征在于，

4.根据权利要求1～3中任一项所述的制造方法，其特征在于，

5.根据权利要求4所述的制造方法，其特征在于，

6.根据权利要求4所述的制造方法，其特征在于，

7.根据权利要求4所述的制造方法，其特征在于，

【技术特征摘要】
【国外来华专利技术】

1.一种半导体装置的制造方法，其特征在于，

2.根据权利要求1所述的制造方法，其特征在于，

3.根据权利要求1所述的制造方法，其特征在于，

4.根据权利要求1～3中任一项所...

【专利技术属性】
技术研发人员：渡部正和，
申请(专利权)人：株式会社电装，
类型：发明
国别省市：