帧同步器、帧同步方法及解调器技术

本发明专利技术涉及可以更确定地建立有可能具有多种帧长度的输入信号的帧同步的帧同步器、帧同步方法和解调器。差动相关检测器（１５１）计算与插入在输入信号中的导频信号不存在相关联的无导频差动相关值，以及与插入在输入信号中的导频信号存在相关联的具有导频的差动相关值。帧周期确认计数器（１５２－１，１５２－３）基于无导频的差动相关值执行对应于分别具有２１６９０和３２４９０个符号的帧长度的输入信号的帧同步控制。帧周期确认计数器（１５２－２，１５２－４）基于具有导频的差动相关值执行对应于分别具有２２１９４和３３２８２个符号的帧长度的输入信号的帧同步控制。本发明专利技术例如可应用于卫星广播接收机。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及帧同步器、帧同步方法及解调器，并且更具体地涉及用于 处理可能具有多种类型的帧长度的信号的帧同步器、帧同步方法及解调 器°
技术介绍
DVB-S.2标准是数字卫星广播标准之一，它属于传输信号有可能具有 多种类型的帧长度的传输方案。图1图示出了 DVB-S.2标准中的传输信号 帧的配置。90符号的头部被置于各个帧的开始处，其后跟随着包括多个时隙 (slot)的主信号。每个时隙90个符号长。此外，可以根据设置，在主信 号中每16个时隙插入一同步导频信号。图2图示出了 DVB-S.2标准中的传输信号头部的配置。头部包括26 符号的SOF (帧起始)和64符号的PLSC (物理层信令码)。SOF包括指示帧的开始的26比特固定值(此后亦称为固定序列)。PLSC包括通过将表示与信号传输有关的传输参数的7比特信息编码 为(64,7)里德米勒(Reed-Muller)码(RM码)而获得的64比特码字。 7比特传输参数包括5比特MODCOD信息和2比特TYPE (类型)信息。MODCOD信息指示帧调制方案和纠错码编码率。TYPE信息的MSB (最高有效位)(此后亦称为帧长度参数)指示帧 长度(以比特为单位)。设置值0(正常)或1(短)。应当注 意，为了辅助描述，下面将在假设帧长度参数不取除了 0以外的任何 值的情况下来给出描述。此外，TYPE信息的LSB (最低有效位)(此后 亦称为导频信号参数)指示所插入导频信号存在与否。设置值0(插 入了导频信号)或l(未插入导频信号)。相移x/2 BPSK (二进制相移键控)用作头部调制方案。图3图示出了 复平面中的头部的每个符号的映射模式。图3的左侧示出了头部中的奇数 符号的映射模式。图3的右侧示出了头部中的偶数符号的映射模式。艮口， 当奇数符号的值为0时，该符号被映射到复平面中辐角为7t/4的点。当 奇数符号的值为1时，该符号被映射到辐角为5tt/4的点。当偶数符号 的值为0时，符号被映射到辐角为3tt/4的点。当偶数符号的值为1 时，该符号被映射到辐角为7tt/4的点。因此，相邻符号之间的相位差被限制在士7T/2的范围内。另一方面，QPSK (四相相移键控)或8PSK (8相相移键控)用作主 信号调制方案。此外，导频信号包含QPSK未经调制的符号。g卩，导频信号的每个符 号被映射到复平面中辐角为7r/4的点(1/V^，l/V^)。图4图示出了 DVB-S.2标准中的传输信号帧长度的类型。如上所述， 如果TYPE信息的帧长度参数被固定为值0，则帧长度取决于主信号 调制方案(MOD)以及所插入导频信号存在与否而取四种类型的值。艮口， 当在插入导频信号的情况下通过QPSK调制主信号时，帧长度为33282。 当在未插入导频信号的情况下通过QPSK调制主信号时，帧长度为 32490。当在插入导频信号的情况下通过8PSK调制主信号时，帧长度为 22194。当在未插入导频信号的情况下通过8PSK调制主信号时，帧长度为 21690。这里，将给出对适于解调符合传统DVB-S.2标准的信号的解调电路中 的帧同步的描述。应当注意，这里的术语帧同步是指适于在诸如噪声 或载波频率偏移之类的干扰的影响下接收包含复数符号串的信号(此后亦 称为输入信号)，检测每个帧的开始，并输出与帧同步的同步信号的处理 序列。应当注意，可以将处理包括在适于对头部中的PLSC的RM码解码 以获得MODCOD和TYPE信息的帧同步中。图5图示出了专利文献1中描述的适于解调符合传统DVB-S.2的信号 的解调电路中的帧同步电路的配置示例。图5所示的帧同步电路11包括 差动相关检测器21和峰值搜索检测器22。差动相关检测器21包括差动计算部件31、 PLSC相关计算部件32、 SOF相关计算部件33、加法器34-1和34-2、绝对值计算器35-1和35-2， 以及选择器36。差动计算部件31包括复数共轭计算器41、延迟器42以及乘法器 43。差动计算部件31对输入信号执行差动检测，并且将从差动检测获得 的差动值提供给PLSC相关计算部件32。PLSC相关计算部件32包括延迟器51-1至51-64，乘法器52-1至52-32以及加法器53。该部件32每隔一个符号计算相关值，并将计算出的相 关值加起来，并且将相关值之和(此后称为PLSC相关值)提供给加法器 34-1和34-2，该相关值指示具有输入信号的差动值的符号串(此后亦称为 接收差动序列)与具有正确的PLSC差动值的符号串(此后亦称为PLSC 差动序列)之间的符号到符号相关值。顺便提及，PLSC包含如上所述的被编码为(64,7)里德米勒码(RM 码)的信息。RM码的码字具有如下特性如果从开始起将字分割为2比 特的对，则所有对的元素的值是相同的或位反相的(bit-inverted)。此外，所有对的元素的值是相同的还是位反相的取决于预编码数据中 的特定比特的值。在PLSC的情况中，如果导频信号(其是PLSC的经编码7比特传输 参数中的TYPE信息的LSB)的参数值为0，则所有对的元素的值是 相同的。所有对的值是00或11。如果导频信号的参数值为 1，则所有对的元素的值是位反相的。所有对的值为01或 10。因此，如果导频信号的参数值为0，则从PLSC差动序列的开 始起每隔一个符号的差动值都为-j (=e—JT/2)，如果导频信号的参数值为 1，则该差动值都为j^e^2)。因此，差动值彼此反相。如果导频信号的参数值为1 ， SP,如果在输入信号中插入了导频 信号，则PLSC相关计算部件32计算指示PLSC和接收差动序列之间的相 关性的PLSC相关值。因此，当输入信号的头部部分被馈送到差动相关检 测器21，并且输入信号的PLSC部分的接收差动序列被馈送到PLSC相关 计算部件32时，如果导频信号的参数值为1和0，则PLSC相关值理想地分别为正的最大值和负的最小值。SOF相关计算部件33包括延迟器61-1至61-25、乘法器62-1至62-25，以及加法器63。 SOF相关计算部件33计算指示接收差动序列与具有 正确SOF差动值的符号串(此后亦称为SOF差动序列)之间的符号到符 号相关性的相关值，将计算出的相关值加起来，并且将相关值之和(此后 称为SOF相关值)提供给加法器34-1和34-2。因此，当输入信号的头部部分被馈送到差动相关检测器21并且输入 信号的SOF部分的接收差动序列被馈送到SOF相关计算部件33时，SOF 相关值理想地为正的最大值。加法器34-1将PLSC和SOF相关值相加在一起，并且将和提供给绝 对值计算器35-l。加法器34-2相加PLSC相关值和将SOF相关值的符号反相后的值， 并且将和提供给绝对值计算器35-2。绝对值计算器35-1计算来自加法器34-1的相加值的绝对值，并且将 该绝对值提供给选择器36。绝对值计算器35-2计算来自加法器34-2的相加值的绝对值，并且将 该绝对值提供给选择器36。选择器36选择来自绝对值计算器35-1和35-2的绝对值中的较大的一 个，并且将该值提供给峰值搜索检测器22。因此，理想地，如果插入在输入信号中的导频信号的参数值为 1，则当输入信号的头部部分被馈送到差动相关检测器21时，绝对值 计算器35-1本文档来自技高网...

【技术保护点】
一种用于实现以多种预定类型的帧长度中的任一种发送来的输入信号的帧同步的帧同步器，所述帧同步器包括：　相关检测装置，适于计算指示已知序列与接收序列之间的相关性的相关值，所述已知序列是插入在所述输入信号中的具有已知值的符号串，并且所述接收 序列是通过检测所述输入信号而获得的符号串；以及　帧同步装置，所述帧同步装置是以一一对应的方式按照与帧长度的类型数目相等的数目设置的，其中　所述帧同步装置将关联的帧长度与所述相关值的峰峰间隔相比较，并且如果所述关联的帧长度与所述相 关值的峰峰间隔匹配，则输出与具有所述关联的帧长度的帧同步的同步信号。

【技术特征摘要】
【国外来华专利技术】JP 2007-4-27 119094/20071.一种用于实现以多种预定类型的帧长度中的任一种发送来的输入信号的帧同步的帧同步器，所述帧同步器包括相关检测装置，适于计算指示已知序列与接收序列之间的相关性的相关值，所述已知序列是插入在所述输入信号中的具有已知值的符号串，并且所述接收序列是通过检测所述输入信号而获得的符号串；以及帧同步装置，所述帧同步装置是以一一对应的方式按照与帧长度的类型数目相等的数目设置的，其中所述帧同步装置将关联的帧长度与所述相关值的峰峰间隔相比较，并且如果所述关联的帧长度与所述相关值的峰峰间隔匹配，则输出与具有所述关联的帧长度的帧同步的同步信号。2. 如权利要求1所述的帧同步器，其中所述帧同步装置还与所述同步信号一起输出传输参数，所述传输参数 适于确定所述输入信号的帧长度并且适合于所述关联的帧长度。3. 如权利要求2所述的帧同步器，还包括提取装置，适于基于所述同步信号提取插入在所述输入信号中的传输参数；以及确定装置，适于通过将从所述帧同步装置输出的传输参数的值与由所 述提取装置提取出的传输参数的值相比较，来确定提取出的传输参数的可 靠程度。4. 如权利要求1所述的帧同步器，还包括解码装置，适于利用从所述帧同步装置输出的传输参数的一部分以简 化的方式来对插入在所述输入信号中的经编码传输参数进行解码。5. 如权利要求1所述的帧同步器，其中如果所述己知序列因适于确定输入信号的帧长度的传输参数的值而取 多个值，则所述相关检测装置计算与具有所述多个值的所述己知序列相关 联的相关值，以及所述帧同步装置将与适合于所述关联的帧长度的已知序列的值相关联的相关值的峰峰间隔与所述关联的帧长度相比较。6. 如权利要求1所述的帧同步器，还包括选择...

【专利技术属性】
技术研发人员：松本英之，二见哲宏，牧田淳，横川峰志，董堂天，水谷祐一，
申请(专利权)人：索尼株式会社，
类型：发明
国别省市：JP[日本]