用于多处理器系统的指令通信技术技术方案

本发明专利技术描述一种用于在多处理器系统中将指令传送到从属处理器的方法，所述多处理器系统具有主处理器及由所述主处理器控制的管线式从属处理器。所述方法使用传递命令，所述传递命令具有（ｉ）使用所述从属处理器所理解的计算机语言编码的标头块及（ｉｉ）包括以指定从属处理器所理解的计算机语言编码的指令的有效负载块。所述传递命令被传输到最外从属处理器，且接着在不进行重新编码的情况下由中间下游从属处理器转发，直到所述命令到达所述指定从属处理器为止。在一个应用中，所述方法用于适于处理视频数据或渲染图形的系统中。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术大体上涉及多处理器系统的领域，且更具体地说，涉及用于在具有主处理器 及管线式从属处理器的多处理器系统中将指令传送到从属处理器的技术。
技术介绍
在复合计算机系统中，共同工作负荷常常分布在多个处理器中且由所述多个处理器 并行地执行。多处理器系统通常包括管理多个管线式(即，串联连接的)处理器或共处 理器(本文中统称为从属处理器)的主处理器。举例来说，此类多处理器系统可用于处 理大量视频数据或渲染图形，尤其是在计算密集型应用中。然而，在多处理器系统中，主处理器及从属处理器中的每一者可使用以其本机且因 此不同的编程语言而格式化的指令(即，命令)及数据来操作。常规上，由主处理器向 下游转发到相应从属处理器的指令由每一中间从属处理器以其本机编程语言来解码，以 下一下游中间从属处理器的编程语言来重新编码，且接着转发到所述处理器。对所接收指令进行解码且在以下游中间从属处理器的本机编程语言来重新编码之 后将其向下游转发的所述循环持续进行，直到所述指令到达既定或指定从属处理器为止。在指定从属处理器处，以所述处理器的本机编程语言来解码且执行所接收指令。 用于将指令传送到从属处理器的此多步骤例程的复杂性不利地影响多处理器系统的整体性能，且明确地说，限制所述系统的设计灵活性及命令处理量。尽管在此项技术中为了提高从主处理器向管线式从属处理器传送指令的效率而投入了相当大的努力，但进一步改进将为合乎需要的。因此，此项技术中需要用以有效地实施在多处理器系统中将指令传送到管线式从属处理器的通信的技术。
技术实现思路
本文中描述用于在具有主处理器及管线式从属处理器的多处理器系统中将指令传 送到从属处理器的技术。在一实施例中，主处理器向指定从属处理器产生具有标头块及 包括指令的有效负载块的传递命令。标头块使用管线式从属处理器所理解的计算机语言 来编码，且有效负载块以指定从属处理器所理解的计算机语言来编码。主处理器将传递 命令转发到管线式从属处理器中的最外一者，且接着在不进行重新编码的情况下由中间 (即，非指定)从属处理器重新传输所述传递命令，直到传递命令到达执行指令的指定 从属处理器为止。在一个设计中，系统使用本专利技术方法来执行处理视频数据或渲染图形中的至少一者。下文进一步详细描述本专利技术的各种方面及实施例。所述
技术实现思路
既不希望也不应被解释为表示本专利技术的完全范畴及范围，尤其在连同 附图考虑时，将从具体实施方式更容易明白这些及额外方面。附图说明图1展示示范性多处理器系统的框图。图2展示说明用于图1的多处理器系统中的传递命令的结构的示意图。 图3展示说明用于在图1的多处理器系统中将指令传送到管线式从属处理器的方法 的流程图。为了有助于理解，除了可在适当时添加后缀以区分所述元件之外，已在可能之处使 用相同参考数字来指示所述图式所共有的相同元件。所述图式中的图像出于说明性目的 而简化且未按比例描绘。预期一个实施例的特征或步骤可在不作进一步叙述的情况下有 益地并入其它实施例中。附图说明本专利技术的示范性实施例，且因此，不应被解释为限制可承认其它同样有效 的实施例的本专利技术范围。具体实施例方式本文使用术语"示范性"来意指"用作实例、例子或说明"。没有必要将本文描述 为"示范性"的任何实施例或设计解释为与其它实施例或设计相比为优选或有利的。 参看图式，图1描绘根据本专利技术的一个实施例的示范性多处理器系统IOO的框图。在示范性应用中，系统100可用于处理视频数据及/或渲染图形，以及其它计算密集型数 据处理应用。在-个示范性实施例中，系统IOO为例如蜂窝式电话、视频游戏控制台、个人数字 助理(PDA)、膝上型计算机、具有音频/视频功能的装置等无线通信设备的图形处理单 元(GPU)的一部分。举例来说，GPU可遵照2005年7月28日发布的公众可获得的文献"开放式向量图 形规范版本1.0 (Open VG Specification, Version 1.0)"。此文献为用于适合于例如蜂窝 式电话及涉及上述无线通信设备的其它装置等手持式及移动装置的2D向量图形的标 准。在所描绘的实施例中，系统100说明性地包括主处理器110及多个(101)管线式 从属处理器120,到12(k，其使用相应系统接口 126,到126k逢接，其中K为整数且K^2。 在一个实施例中，系统接口 126,到126K中的每一者包括数据总线、地址总线及命令总 线(均未图示)。主处理器110及从属处理器120i到120K中的每一者可含有子处理器、 存储器、外围装置及支持电路等，出于简洁起见，本文分别将其共同地展示为模块111 及121 ,到121K。主处理器U0及管线式从属处理器120i到120k可形成于例如芯片上系統(SoC)装 置的单一集成电路(IC)上。或者，主处理器110及从属处理器120i到120k中的至少 一者可形成于单独1C上。在操作中，主处理器U0控制且任选地监视从属处理器120!到120K处的数据处理。 主处理器110及从属处理器120!到120k中的毎一者可使用不同格式(即，计算机语言) 来操作，用于产生或执行内部指令或内部数据交换。主处理器110包含输入/输出(I/O)模块118，其包括输入缓冲器(IB) 112及输出 缓冲器(OB)114。对应地，从属处理器120,到120K中的每一者包含相应输入/输出U/0) 模块128，其包括输入缓冲器122及输出缓冲器124。在操作中，1/0模块118及128, 到128k促迸系統100内或到/自系统100的信息交换。通过使用接口 102，主处理器110的输入缓冲器112可连接到远程处理器、网络或 用户控制装置(其共同地展示为装置104)中的至少一者。类似地，通过使用接口 107， 从属处理器12(k的输出缓冲器124K可连接到其它远程处理器、网络或用户控制装置(其 共同地展示为装置106)。在系统100中，经由相应双向系统接口 126，先前(即，上游)从属处理器120的 输入缓冲器122连接到邻近下游从属处理器的输出缓冲器124，因此形成多个(101)管线式从属处理器120,到120K。举例来说，从属处理器1202的输入缓冲器1222经由系统 接口 1262连接到从属处理器120!的输出缓冲器124P且从属处理器1202的输出缓冲器 1242经由系统接口 1263连接到从属处理器1203 (未图示)的输入缓冲器1223。在一个实施例中，主处理器110的输出缓冲器114经由系统接口 126i连接到多个 (101)管线式从属处理器120中的最外从属处理器的输入缓冲器，g卩，连接到从属处理 器120,的输入缓冲器122,。在操作中，主处理器IIO通过产生指令且将所述指令传输到 相应从属处理器来管理对从属处理器12(^到120k的控制。作为这些指令的既定接受者 的从属处理器在下文中被称为指定从属处理器。指令经由系统接口 126,从主处理器110 的输出缓冲器114传输到最外从属处理器120,的输入缓冲器122,。为了到达指定从属处理器，指令应被接收且接着由一个或一个以上中间上游从属处 理器(即，安置于主处理器与指定从属处理器之间的从属处理器)向下游重新传输或转 发。本文中，术语"转发"与"重新传输"可互换地使用。更具体地说，经由相应本文档来自技高网...

【技术保护点】
一种集成电路（ＩＣ），其包含：主处理器，其适于与管线式从属处理器进行通信且适于：产生包括标头块及有效负载块的传递命令，所述标头块使用所述管线式从属处理器所理解的计算机语言来编码；针对所述管线式从属处理器中的指定从属处理器产生使用所述指定从属处理器所理解的计算机语言编码的至少一个指令；将所述至少一个指令并入所述有效负载块中；以及将所述传递命令传输到所述管线式从属处理器中的最外从属处理器；其中所述传递命令在不进行重新编码的情况下从所述管线式从属处理器中的非指定从属处理器转发到所述管线式从属处理器中的邻近下游从属处理器，直到所述传递命令到达所述指定从属处理器为止。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：托马斯福捷，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：US[美国]