【技术实现步骤摘要】
本专利技术涉及半导体集成电路芯片领域,尤其涉及锁相环量化噪声校准方法、系统、电子设备和存储介质。
技术介绍
1、现有的片上系统soc包含很多功能,需要很多种不同频率和不同性能的时钟信号。比如多核处理器、存储器、i/o接口、电源管理、无线收发机及有线收发机等需要各自的时钟芯片以实现最优的系统性能,但是传统的模拟锁相环面积大且只有一路输出信号,所以很难满足现有高性能soc对时钟的要求。尽管数字型小数锁相环可以克服面积和功耗等问题,但是时间数字转换器time-to-digital converter(tdc)、分数分频器量化噪声、数字控制振荡器digital controlled oscillator(dco)的相位噪声之间的折中无法避免,同时多路时钟信号需要多个锁相环,导致面积和功耗都比较大。
技术实现思路
1、专利技术目的:本专利技术的目的是提供一种能够用较低的能耗电路消除量化噪声的锁相环量化噪声校准方法、系统、电子设备和存储介质。
2、技术方案:为了实现上述专利技术目的,本专利
...【技术保护点】
1.一种锁相环量化噪声校准方法,其特征在于,包括以下步骤:
2.根据权利要求1所述的锁相环量化噪声校准方法,其特征在于,还包括以下步骤:
3.根据权利要求1所述的锁相环量化噪声校准方法,其特征在于,所述相关处理包括输入信号的采集、相位比较、误差信号的产生及控制电压的调整。
4.根据权利要求1所述的锁相环量化噪声校准方法,其特征在于,所述增益系数的计算公式为eq×KG×TDTCM+(1-eq)×KG×TDTCC=TIN,当TDTCC=TDTCM,KG×TDTCM=TIN,其中KG为增益系数,eq为调制器输出的反馈信号,TIN为输入信号
...【技术特征摘要】
1.一种锁相环量化噪声校准方法,其特征在于,包括以下步骤:
2.根据权利要求1所述的锁相环量化噪声校准方法,其特征在于,还包括以下步骤:
3.根据权利要求1所述的锁相环量化噪声校准方法,其特征在于,所述相关处理包括输入信号的采集、相位比较、误差信号的产生及控制电压的调整。
4.根据权利要求1所述的锁相环量化噪声校准方法,其特征在于,所述增益系数的计算公式为eq×kg×tdtcm+(1-eq)×kg×tdtcc=tin,当tdtcc=tdtcm,kg×tdtcm=tin,其中kg为增益系数,eq为调制器输出的反馈信号,tin为输入信号的时间量化误差,tdtcm为第二补偿信号时间误差,tdtcc为第三补偿信号时间误差。
5.一种锁相环量化噪声校准系统,其特征在于,应用于权利要求1-4任意一项所述的锁相环量化噪声校准方法,包括数字时间转换器、鉴相器、调制器、相位频率检测器及数字环路滤波器,
6.根据权利要求5所述的锁相环量化噪声校准系统,其特征在于,...
【专利技术属性】
技术研发人员:曹辉,杨冬生,任烨,申佳,赵妍,
申请(专利权)人:浙江赛思电子科技有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。