【技术实现步骤摘要】
本专利技术涉及半导体，尤其涉及一种半导体器件及其制造方法。
技术介绍
1、环栅晶体管相对于平面晶体管和鳍式场效应晶体管具有较高的栅控能力等优势，因此半导体器件中的不同晶体管的器件类型均为环栅晶体管时，利于提高半导体器件的工作性能。
2、但是，采用现有的制造方法所形成的环栅晶体管的良率较低，且环栅晶体管的工作性能不佳。
技术实现思路
1、本专利技术的目的在于提供一种半导体器件及其制造方法，用于提高环栅晶体管的良率和工作性能。
2、为了实现上述目的，第一方面，本专利技术提供了一种半导体器件，该半导体器件包括：半导体基底，以及设置在半导体基底上的第一晶体管。第一晶体管的沟道区包括材料不同的第一纳米结构和第二纳米结构，第一纳米结构和第二纳米结构沿半导体基底的厚度方向交替分布，且第一晶体管的沟道区中位于底层的结构为第一纳米结构。第一晶体管中的每层第一纳米结构和每层第二纳米结构均分别与源区和漏区接触。沿第一晶体管的栅堆叠结构的长度方向，第一纳米结构的宽度小于第二纳米结构的宽度，且第二纳米结构至少设置在相邻两层第一纳米结构之间。其中，第一晶体管的沟道区中位于底层的第一纳米结构与半导体基底间隔设置，第一晶体管的栅堆叠结构环绕在沟道区的外周；或，第一晶体管的沟道区中位于底层的第一纳米结构与半导体基底直接接触，第一晶体管的栅堆叠结构覆盖在沟道区的外周。
3、采用上述技术方案的情况下，设置在半导体基底上的第一晶体管包括的沟道区中，不仅具有宽度较大的第一纳米结构，还至少
4、在一种示例中，在第一晶体管的沟道区中位于底层的第一纳米结构与半导体基底间隔设置的情况下，位于底层的第一纳米结构与半导体基底的间距，大于等于第二纳米结构的厚度。
5、在一种示例中，在第一晶体管的沟道区中位于底层的第一纳米结构与半导体基底直接接触的情况下，位于底层的第一纳米结构的材料与其余第一纳米结构的材料不同。
6、在一种示例中，在第一晶体管的沟道区中位于底层的第一纳米结构与半导体基底直接接触的情况下，位于底层的第一纳米结构的厚度大于等于其余第一纳米结构的厚度。
7、在一种示例中，至少一层第二纳米结构的宽度大于沿半导体基底的厚度方向位于自身上层的第二纳米结构的宽度，第二纳米结构的宽度方向平行于第一晶体管包括的栅堆叠结构的长度方向。
8、在一种示例中，至少一层第二纳米结构的材料，与沿半导体基底的厚度方向位于自身上层的第二纳米结构的材料不同。
9、在一种示例中，第一纳米结构的材料包括si1-xgex，第二纳米结构的材料包括si1-ygey。其中，0≤x≤1，0≤y≤1，且∣x-y∣≥0.1。
10、在一种示例中，第一纳米结构的长宽比大于等于3、且小于等于10。
11、在一种示例中，第二纳米结构的长宽比大于等于6、且小于等于30。
12、在一种示例中，第一纳米结构的宽度和第二纳米结构的宽度的比值大于等于2、且小于等于5。
13、在一种示例中，第一纳米结构和/或第二纳米结构的纵截面形状为类方形、类圆形或类三角形。
14、在一种示例中，半导体器件还包括设置在半导体基底上的第二晶体管。第一晶体管和第二晶体管沿平行于半导体基底表面的方向间隔分布。第二晶体管为环栅晶体管。
15、在一种示例中，第一晶体管的导电类型为p型。
16、在一种示例中，第一晶体管的栅堆叠结构的长度大于第二晶体管的栅堆叠结构的长度。
17、第二方面，本专利技术提供了一种半导体器件的制造方法，该半导体器件的制造方法包括：首先，提供一半导体基底。接下来，在半导体基底上形成第一晶体管。第一晶体管的沟道区包括材料不同的第一纳米结构和第二纳米结构，第一纳米结构和第二纳米结构沿半导体基底的厚度方向交替分布，且第一晶体管的沟道区中位于底层的结构为第一纳米结构。第一晶体管中的每层第一纳米结构和每层第二纳米结构均分别与源区和漏区接触。沿第一晶体管的栅堆叠结构的长度方向，第一纳米结构的宽度小于第二纳米结构的宽度，且第二纳米结构至少设置在相邻两层第一纳米结构之间。其中，第一晶体管的沟道区中位于底层的第一纳米结构与半导体基底间隔设置，第一晶体管的栅堆叠结构环绕在沟道区的外周。或，第一晶体管的沟道区中位于底层的第一纳米结构与半导体基底直接接触，第一晶体管的栅堆叠结构覆盖在沟道区的外周。
18、在一种示例中，在半导体基底上形成第一晶体管包括：在半导体基底上形成第一鳍状结构。沿半导体基底的厚度方向，第一鳍状结构包括第一半导体层、以及交替设置在第一半导体层上的第二半导体层和第三半导体层。交替设置的第二半导体层和第三半导体层中，位于底层的膜层为第二半导体层。接下来，形成横跨在第一鳍状结构上的掩膜结构。接下来，对第一鳍状结构暴露在掩膜结构之外的部分进行处理，以形成第一晶体管包括的源区和漏区。接下来，去除至少部分掩膜结构。接下来，去除剩余的第一半导体层，并沿第一晶体管包括的栅堆叠结构的长度方向，去除剩余的第三半导体层的两侧边缘部分，以使剩余的第三半导体层形成第二纳米结构，且使剩余的第二半导体层形成第一纳米结构；或，沿第一晶体管包括的栅堆叠结构的长度方向，去除剩余的第二半导体层的两侧边缘部分，以使剩余的第二半导体层形成第二纳米结构，且使剩余的第一半导体层和剩余的第三半导体层形成第一纳米结构。
19、在一种示例中，在第一晶体管的沟道区中位于底层的第一纳米结构与半导体基底间隔设置的情况下，第一半导体层的材料和第三半导体层的材料相同，且第一半导体层的厚度大于第三半导体层的厚度；或，第一半导体层的材料和第三半导体层的材料不同，且第一半导体层的厚度大于等于第三半导体层的厚度。
20、在一种示例中，提供一半导体基底后，半导体器件的制造方法还包括：形成设置在半导体基底上的第二晶体管。第一晶体管和第二晶体管沿平行于半导体基底表面的方向间隔分布。第二晶体管为环栅晶体管。
21、本专利技术中第二方面及其各种实现方式的有益效果，可以参考第一方面及其各种实现方式中的有益效果分析，此处不再赘述。
本文档来自技高网...【技术保护点】
1.一种半导体器件，其特征在于，包括：半导体基底，以及设置在所述半导体基底上的第一晶体管；
2.根据权利要求1所述的半导体器件，其特征在于，在所述第一晶体管的沟道区中位于底层的第一纳米结构与所述半导体基底间隔设置的情况下，位于底层的所述第一纳米结构与所述半导体基底的间距，大于等于所述第二纳米结构的厚度。
3.根据权利要求1所述的半导体器件，其特征在于，在所述第一晶体管的沟道区中位于底层的第一纳米结构与所述半导体基底直接接触的情况下，位于底层的所述第一纳米结构的材料与其余所述第一纳米结构的材料不同；
4.根据权利要求1所述的半导体器件，其特征在于，至少一层所述第二纳米结构的宽度大于沿所述半导体基底的厚度方向位于自身上层的所述第二纳米结构的宽度，所述第二纳米结构的宽度方向平行于所述第一晶体管包括的栅堆叠结构的长度方向；
5.根据权利要求1所述的半导体器件，其特征在于，所述第一纳米结构的材料包括Si1-xGex，所述第二纳米结构的材料包括Si1-yGey；
6.根据权利要求1所述的半导体器件，其特征在于，所述第一纳米结构的长宽
7.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括设置在所述半导体基底上的第二晶体管；所述第一晶体管和所述第二晶体管沿平行于所述半导体基底表面的方向间隔分布；
8.根据权利要求7所述的半导体器件，其特征在于，所述第一晶体管的导电类型为P型；
9.一种半导体器件的制造方法，其特征在于，包括：
10.根据权利要求9所述的半导体器件的制造方法，其特征在于，在所述半导体基底上形成所述第一晶体管包括：
11.根据权利要求10所述的半导体器件的制造方法，其特征在于，在所述第一晶体管的沟道区中位于底层的第一纳米结构与所述半导体基底间隔设置的情况下，
12.根据权利要求10所述的半导体器件的制造方法，其特征在于，提供一所述半导体基底后，所述半导体器件的制造方法还包括：
...【技术特征摘要】
1.一种半导体器件，其特征在于，包括：半导体基底，以及设置在所述半导体基底上的第一晶体管；
2.根据权利要求1所述的半导体器件，其特征在于，在所述第一晶体管的沟道区中位于底层的第一纳米结构与所述半导体基底间隔设置的情况下，位于底层的所述第一纳米结构与所述半导体基底的间距，大于等于所述第二纳米结构的厚度。
3.根据权利要求1所述的半导体器件，其特征在于，在所述第一晶体管的沟道区中位于底层的第一纳米结构与所述半导体基底直接接触的情况下，位于底层的所述第一纳米结构的材料与其余所述第一纳米结构的材料不同；
4.根据权利要求1所述的半导体器件，其特征在于，至少一层所述第二纳米结构的宽度大于沿所述半导体基底的厚度方向位于自身上层的所述第二纳米结构的宽度，所述第二纳米结构的宽度方向平行于所述第一晶体管包括的栅堆叠结构的长度方向；
5.根据权利要求1所述的半导体器件，其特征在于，所述第一纳米结构的材料包括si1-xgex，所述第二纳米结构的材料...
【专利技术属性】
技术研发人员：李永亮，刘昊炎，孙龙雨，王晓磊，罗军，
申请(专利权)人：北京知识产权运营管理有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。