寄存器验证方法、装置、设备、可读存储介质和程序产品制造方法及图纸

技术编号:44967320 阅读:32 留言:0更新日期:2025-04-12 01:39
本申请涉及一种寄存器验证方法、装置、设备、可读存储介质和程序产品。该方法包括:确定待扫描测试的地址范围;对地址范围所指示的参与测试的寄存器,通过实例化的通用验证方法学UVM寄存器模型启动测试序列,完成对寄存器的验证;其中,测试序列执行的测试包括以下至少一项:通过non‑secure类型总线对寄存器进行安全访问检测,non‑secure类型总线为未经授权的非安全类总线;在安全访问检测的结果为通过时,对寄存器进行默认值检测;若寄存器具备读写属性,则对寄存器进行读写属性测试;对寄存器与其他寄存器之间的地址进行粘连测试;对寄存器进行比特粘连测试。从而能够全面覆盖寄存器中各种潜在风险,满足特定验证需求。

【技术实现步骤摘要】

本申请涉及测试,特别是涉及一种寄存器验证方法、装置、计算机设备、计算机可读存储介质和计算机程序产品。


技术介绍

1、在寄存器传输级(register-transfer level,rtl)阶段验证中,对待测单元(device under test,dut)中寄存器进行测试扫描是一项重要的任务,以确保寄存器的行为是否符合预期。对于所有分配给寄存器的配置空间,包括已明确列出的寄存器以及剩余空间都进行测试,且测试要求寄存器地址全空间扫描不挂死,寄存器默认值、读写属性的验证要符合预期。

2、传统技术中,通用验证方法学(universal verification methodology manual,uvm)寄存器模型提供了内建测试序列检查寄存器,其能够检查寄存器的复位值,检查寄存器的读写功能等,使用时只需启动测试序列(sequence)就能自动完成所有寄存器的检查。

3、然而,内建测试序列的测试模式单一,不足以覆盖所有边缘情况或特殊情况,尤其在大型自研系统级芯片(system on a chip,soc)设计中,内建测试序列因其局限性无法本文档来自技高网...

【技术保护点】

1.一种寄存器验证方法,其特征在于,所述方法包括:

2.根据权利要求1所述的方法,其特征在于,所述通过non-secure类型总线对寄存器进行安全访问检测,包括:

3.根据权利要求1所述的方法,其特征在于,所述对所述寄存器进行默认值检测,包括:

4.根据权利要求1所述的方法,其特征在于,所述对所述寄存器进行读写属性测试,包括:

5.根据权利要求1所述的方法,其特征在于,对所述寄存器与其他寄存器之间的地址进行粘连测试,包括:

6.根据权利要求1所述的方法,其特征在于,对所述寄存器进行比特粘连测试,包括:

7.根据权利要...

【技术特征摘要】

1.一种寄存器验证方法,其特征在于,所述方法包括:

2.根据权利要求1所述的方法,其特征在于,所述通过non-secure类型总线对寄存器进行安全访问检测,包括:

3.根据权利要求1所述的方法,其特征在于,所述对所述寄存器进行默认值检测,包括:

4.根据权利要求1所述的方法,其特征在于,所述对所述寄存器进行读写属性测试,包括:

5.根据权利要求1所述的方法,其特征在于,对所述寄存器与其他寄存器之间的地址进行粘连测试,包括:

6.根据权利要求1所述的方法,其特征在于,对所述寄存器进行比特粘连测试,包括:

7.根据权利要求1至6任意...

【专利技术属性】
技术研发人员:卿梦娇李超戴泽国
申请(专利权)人:格兰菲智能科技股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1