半导体结构的制造方法及半导体结构技术

技术编号:44912255 阅读:42 留言:0更新日期:2025-04-08 18:56
本发明专利技术提供一种半导体结构的制造方法及半导体结构,包括:提供衬底以及形成于所述衬底上的外延层,刻蚀外延层以形成栅极沟槽;形成栅极结构,包括栅氧化层以及栅极导电材料层,栅极导电材料层的上表面低于所述外延层的上表面;形成层间介质层,层间介质层覆盖栅极导电材料层并延伸至覆盖外延层的上表面,以形成对准沟槽;形成自对准柱,自对准柱填充于所述沟槽内,且自对准柱的上表面高于外延层的上表面;以及,以自对准柱为掩膜,刻蚀相邻两个栅极沟槽之间的区域,以形成接触孔。利用本发明专利技术提供的所述制造方法,无需光罩掩膜版辅助即可刻蚀形成接触孔,因此可以避免因光罩掩膜版本身套刻误差而出现对准精度的问题。

【技术实现步骤摘要】

本专利技术涉及半导体,特别涉及一种半导体结构的制造方法及半导体结构


技术介绍

1、目前一般的沟槽型功率mos晶体管的元胞区结构包括栅极沟槽结构及接触孔结构,在形成栅极沟槽结构之后,通过对相邻两个栅极沟槽之间的区域进行刻蚀以形成接触孔,而后在接触孔内填充导电材料,形成接触孔结构。

2、随着对产品性能要求的提高,产品线宽越缩越小,对工艺精度需求也越来越大,尤其是小线宽下,因为相邻栅极沟槽结构之间的台面本身被压缩的很窄,接触光罩孔掩模版图形的套准精度偏移会导致产品阈值电压(vth)以及&导通电阻(ron)等参数离散。


技术实现思路

1、本专利技术的目的在于提供一种半导体结构的制造方法及半导体结构,以解决现有技术中的一个或多个问题。

2、为解决上述问题,本专利技术提供一种半导体结构的制造方法,包括:

3、提供基底,所述基底包括衬底以及形成于所述衬底上的外延层,刻蚀所述外延层以形成至少两个间隔排布的栅极沟槽;

4、形成栅极结构,所述栅极结构包括栅氧化层以及栅极导本文档来自技高网...

【技术保护点】

1.一种半导体结构的制造方法,其特征在于,包括:

2.如以利要求1所述的半导体结构的制造方法,其特征在于,所述自对准柱的上表面与所述层间介质层的上表面平齐。

3.如权利要求1所述的半导体结构的制造方法,其特征在于,在形成所述接触孔时,采用第一刻蚀工艺对所述外延层进行刻蚀,所述自对准柱采用能够被所述第一刻蚀工艺刻蚀去除的材料。

4.如权利要求3所述的半导体结构的制造方法,其特征在于,所述外延层的材料包括硅,所述自对准柱的材料包括多晶硅。

5.如权利要求1所述的半导体结构的制造方法,其特征在于,所述制造方法还包括:

<p>6.如权利要求5...

【技术特征摘要】

1.一种半导体结构的制造方法,其特征在于,包括:

2.如以利要求1所述的半导体结构的制造方法,其特征在于,所述自对准柱的上表面与所述层间介质层的上表面平齐。

3.如权利要求1所述的半导体结构的制造方法,其特征在于,在形成所述接触孔时,采用第一刻蚀工艺对所述外延层进行刻蚀,所述自对准柱采用能够被所述第一刻蚀工艺刻蚀去除的材料。

4.如权利要求3所述的半导体结构的制造方法,其特征在于,所述外延层的材料包括硅,所述自对准柱的材料包括多晶硅。

5.如权利要求1所述的半导体结构的制造方法,其特征在于,所述制造方法还包括:

6.如权利要求5所...

【专利技术属性】
技术研发人员:刘瑞雯傅劲松袁家贵
申请(专利权)人:芯联越州集成电路制造绍兴有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1