一种制成为集成电路（ＩＣ）的电子器件，其中，该电子器件进一步包含暂态电压抑制（ＴＶＳ）电路。该ＴＶＳ电路包含有触发ＭＯＳ晶体管，连接于第一双极结晶体管（ＢＪＴ）的发射极与集电极之间，该第一ＢＪＴ与第ＢＪＴ耦合，并形成一ＳＣＲ，以作为ＴＶＳ电路的主要箝位电路。并且，该ＴＶＳ电路进一步包含有触发电路，用以产生触发信号以输入至触发ＭＯＳ晶体管，其中触发电路包含多个堆叠ＭＯＳ晶体管，在保持低漏电流的同时，其通过暂态电压来转变为导通状态。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种电路结构及制造暂态电压抑制器(TVS)的方法。更具 体的是，本专利技术涉及一种改良的电路结构及制造暂态电压抑制器(TVS)的 方法，该暂态电压抑制器通过一 MOS触发，从而可提供在明显降低的电压 下，例如为3.3伏特，的电压抑制保护。
技术介绍
暂态电压抑制器(TVS)通常应用于保护集成电路以避免过电压意外加 在集成电路上的时候对集成电路造成损害。集成电路通常设计为可以在正常 电压范围的下运行。然而，在许多情况下，例如静电放电(ESD)、电气快 速瞬变和闪电， 一个未曾预料到的和不可控的高电压可能就会意外的对电路 造成冲击。当发生这种过电压的情况时，就需要TVS去实现保护功能，以避 免可能会对集成电路造成的损害。随着包含有对高电压敏感的集成电路的装 置数量的不断提高，对于TVS保护的需求也随之增加。TVS的典型应用包 括USB电源与数据线防护、数字视频接口、高速以太网络、笔记本型计算机、 显示器、以及平面显示器等方面的应用。图1A-1示出了一种典型商用的双通道TVS阵列10。这里有两组控向二 极管，也就是，二极管15-H、 15-L和20-H、 20-L分别针对两输入/输出(I/Os) 端口当中的1/0-1和1/0-2。此外，还有一个较大尺寸的齐纳二极管，也就是 二极管30，作为一个由高压端，例如Vcc，至接地电压端，例如Gnd，的一 个雪崩二极管。同时，当正电压加在其中一个输入输出衬垫时，高压侧的二 极管15-H、 20-H提供正向偏压并且受到了大的Vcc-Gnd二极管(也就是齐 纳二极管30)的箝位。控向二极管15-H、 15-L与20-H、 20-L被设计为具有 较小的尺寸来降低输入/输出电容，并且由此降低在例如高速内部网络应用当 中的高速线路的介入损耗。图1A-2为如图1A-1中所示TVS lO的位于Vcc 与接地电压之间反向电流IR与反向阻断电压双通道特性关系示意图。如图1A-2中所示的反向电流IR代表通过齐纳二极管，也就是Vcc与GND之间， 的反向电流。此处假设每一控向二极管的反向击穿电压(BV)大于齐纳二极 管的反向击穿电压。但应当注意，在高电流下，当Vcc至Gnd衬垫电压等于 或高于控向二极管反向击穿电压总和时，电流也会流经全部两串联的控向二 极管通路。因为相对于BJT (双极结晶体管)或者SCR (可控硅整流器)加 BJT来说，齐纳二极管每单位面积具有较高的阻抗，这实际上在更高电流下 成为了一个缺点，因为控向二极管也必须在反向传导时足够坚固。在同时具 有SCR与BJT的例子中，齐纳箝位电压在高电流下会较低，因此控向二极 管的通路将不会导通。Vcc至Gnd的二极管30与控向二极管15和20的击 穿电压应当大于工作电压(Vrwm)，因此这些二极管只有在暂态电压下导 通。Vcc至Gnd箝位二极管的问题在于， 一般这些二极管在反向阻断模式下 具有高阻抗性，因而需要相当大的区域来降低阻抗。如图1A-2所示，高阻 抗将导致在高电流下BV的增高。这样的结果并不令人满意，因为高的BV 不仅仅容易造成上述控向二极管的损坏，同时也会使TVS装置所要保护的电 路损坏。需要采用较大尺寸的二极管将限制采用了 TVS电路的器件进一步小 型化。如图1B-1所示，一种常用于集成电路的用来避免这个缺点方法是使用齐 纳触发的NPN来作为箝位装置。如图中所示的TVS电路50包含有NPN双 极结晶体管55，与齐纳二极管60并联，作为齐纳触发的NPN双极结TVS 装置。图1B-2所示为齐纳触发NPN二极管装置的电流-电压(IV)示意图。 图1B-2显示，当NPN双极结晶体管55的集电极电压达到齐纳二极管60的 击穿电压时，双极NPN会导通并且快速地将其拉至一个较低的电压，该电压 称之为BVceo或是保持电压，其中BVceo表示当晶体管基极开路时，其集 电极与发射极之间的击穿电压。然而，对一个采用了TVS电路的装置来说， 这种骤回的现象也不是令人满意的。因为骤回的现象将会产生反向电压的突 然降低，进而因为负向阻抗而产生电路的振荡。为了解决骤回的难题，与本案相同专利技术人于2006年5月31日提出了美 国专利申请第11/444,555号专利。该案所公开的内容一并纳入本申请案做为 参考。申请案第11/444,555号中所公开的TVS电路用来保护工作在大约5 伏特电压的装置，并且能有效的达到5伏特装置的保护。然而，除上述所讨论的突然大幅电压下降所产生的技术难题之外，仍需要将暂态电压保护进一步降低到更低的电压，例如3.3伏特。尽管其公开的TVS电路已经可以有效 对运行于大约5伏特的工作电压下的电路进行保护，但是在低于5伏特电压 时因为触发二极管所产生的漏电流增加而产生的几乎无法使用的情形下，无 法提供所需要的保护。因此，在提供一种新的及改良的电路结构与制造方法来解决以上所述的 各种困难方面，需求依然存在。尤其是，仍然需要提供一种新的及改良了的 TVS电路，以便能够提供更好的电压箝位功能，占据较小的区域，消除或将 骤回电压变化幅度进一步降低到3伏特至5伏特的之间，从而能有效保护工 作在较低电压下的装置。
技术实现思路
鉴于此，本专利技术目的在于提供一种改良的TVS电路，可以更好的将电压 钳制在更低的电压水平，因而可以给工作在5至3.3伏特之间或更低电压的 器件提供TVS保护，这样即可解决前述所讨论的各种限制与难题。本专利技术的另一目的在于提供一种TVS保护电路，通过具有3.3伏特至5 伏特之间可调的低触发电压和低泄漏的堆叠PMOS 二极管来实现。本专利技术的另一 目的在于提供一种TVS保护电路，具有3.3至5伏特之间 可调的低触发电压，通过将TVS保护电路作为可调的低骤回电压的MOS触 发TVS来实现。其中该MOS-SCR并不需要负电阻即可运行，并可提供良好 的箝位特性。本专利技术的另一目的在于提供一种TVS保护电路，具有介于3.3至5伏特 之可调的低触发电压，通过具有高压侧二极管和用以抑制输入/输出至输入/ 输出的闭锁现象的N型掩埋层(NBL)的TVS保护电路来实现，并使得装 置的性能获得进一步的提高。简单来说，本专利技术的一个优选的实施例公开了一种暂态电压抑制(TVS) 电路，用以抑制暂态电压。该暂态电压抑制(TVS)电路包括触发MOS晶 体管，连接于第一双极结晶体管(BJT)的发射极与集电极之间，该第一BJT 与第二 BJT耦合，以形成一 SCR，用来作为TVS电路的主要箝位电路。该 TVS电路进一步包含触发电路，用以产生触发信号给触发MOS晶体管，其中，触发电路包括多个堆叠MOS晶体管，用以当保持低漏电流时，可以由 暂态电压触发而转变为导通状态。在一个典型实施例中，多个堆叠MOS晶 体管进一步包含有多个堆叠PMOS晶体管。在一个典型实施例中，多个堆叠 MOS晶体管进一步包含有多个堆叠PMOS晶体管，且每个堆叠PMOS晶体 管具有体区，该体区结合源极或结合Vcc电压以建立反向偏压。在一个典型 实施例中，触发电路进一步包含一NMOS晶体管和一CMOS晶体管，为触 发MOS晶体管产生触发信号。在一个典型实施中，多个堆叠MOS晶体管进 一步包含多个堆叠晶体管，且每一个多个堆叠晶体管的体区结合于源极并结 合于Vcc电压以建立反向偏压，用以本文档来自技高网...
【技术保护点】
一种暂态电压抑制电路，其特征在于，包含： 一触发ＭＯＳ晶体管，连接于第一双极结晶体管的发射极和集电极之间，该第一双极结晶体管并联耦合第二双极结晶体管以作为所述暂态电压抑制电路的主箝位电路。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：雪克玛力卡勒强斯瓦密，马督儿博德，
申请(专利权)人：万国半导体股份有限公司，
类型：发明
国别省市：BM[百慕大]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。