基于FPGA的多路并行分段脉压加速方法、装置及设备制造方法及图纸

本发明专利技术公开了基于FPGA的多路并行分段脉压加速方法、装置及设备，方法包括：步骤一、配置脉压并行度、匹配滤波器的分段个数和子段长度；步骤二、确定目标脉压次数，并生成个脉压模块；步骤三、根据脉压并行度和目标脉压次数为个脉压模块生成分段系数；步骤四、分别向个脉压模块输入分段系数，以使脉压模块对匹配滤波器进行分段，并利用分段后得到的窄带滤波器对回波数据进行分段脉压；步骤五、判断分段脉压次数是否达到目标脉压次数；若未达到，返回步骤四；若已达到，完成脉压。本发明专利技术解决了现有技术中对分段脉压算法的实时信号处理应用中耗时过长、导致不能及时处理复杂回波数据的难题，加速了脉压算法的实现效率，提高了实时性。

【技术实现步骤摘要】

本专利技术属于雷达信号处理领域，具体涉及基于fpga的多路并行分段脉压加速方法、装置及设备。

技术介绍

1、在雷达信号处理领域中，分段脉压算法是一种常见的抗间歇采样转发干扰的手段。通过设计复杂的雷达发射波形，让发射的复杂波形脉内各个子段之间互为掩护脉冲，再通过分段脉压的方式可以较容易地区分开受干扰子段，并剔除相应的受干扰子段从而达到抗干扰的效果。分段脉压算法通过将匹配滤波器分成多个窄带滤波器组进行多次脉压，增加了传统脉压方式的次数与时间消耗，故在其工程应用上有着较大的困难。窄带滤波器组的个数同样影响着分段脉压后的总体数据量的大小，算法时间也会随着窄带滤波器组的增加而增加。

2、脉冲压缩算法在实现时分为时域脉压与频域脉压两种。时域脉压需要进行卷积、滑窗等复杂运算，耗时较长。相比较而言，频域脉压算法的灵活度高，更适合工程应用，但是频域脉压算法在硬件平台实现时需要消耗大量的寄存器，且时延较大，不满足高实时性的需求。

技术实现思路

1、为了解决现有技术中所存在的上述问题，本专利技术提供了基于fpga的多路本文档来自技高网...

【技术保护点】

1.一种基于FPGA的多路并行分段脉压加速方法，其特征在于，应用于FPGA；所述方法包括：

2.根据权利要求1所述的基于FPGA的多路并行分段脉压加速方法，其特征在于，所述配置脉压并行度，包括：配置脉压并行度，使得所述分段个数能够被所述脉压并行度整除；

3.根据权利要求1所述的基于FPGA的多路并行分段脉压加速方法，其特征在于，所述根据所述脉压并行度和所述目标脉压次数分别为所述个脉压模块生成每次分段脉压时对应的分段系数，包括：

4.根据权利要求3所述的基于FPGA的多路并行分段脉压加速方法，其特征在于，每个脉压模块根据所述子段长度以及收到的分段系数对匹...

【技术特征摘要】

1.一种基于fpga的多路并行分段脉压加速方法，其特征在于，应用于fpga；所述方法包括：

2.根据权利要求1所述的基于fpga的多路并行分段脉压加速方法，其特征在于，所述配置脉压并行度，包括：配置脉压并行度，使得所述分段个数能够被所述脉压并行度整除；

3.根据权利要求1所述的基于fpga的多路并行分段脉压加速方法，其特征在于，所述根据所述脉压并行度和所述目标脉压次数分别为所述个脉压模块生成每次分段脉压时对应的分段系数，包括：

4.根据权利要求3所述的基于fpga的多路并行分段脉压加速方法，其特征在于，...

【专利技术属性】
技术研发人员：孔东，刘姝琦，杜巍，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：