一种可重构的小型化、低成本、高集成SiP芯片模块制造技术

本发明专利技术公开了一种可重构的小型化、低成本、高集成SiP芯片模块，包括：FPGA单元、PROM配置存储单元、可重构FPGA功能单元、RS‑485通信单元、M‑LVDS硬件接口接收单元、M‑LVDS硬件接口发送单元、电平转换单元、SRAM单元和复位单元。本发明专利技术所述SiP芯片模块采用SiP封装技术实现小型化、低成本、高集成的多功能一体化集成，通过增加可重构单元电路完成FPGA软件功能的重构；支持在线实时升级配置存储器，具有引出接点少、可靠性高的优点；优化了原产品化功能模块通用部分功能的芯片使用数量。

【技术实现步骤摘要】

本专利技术属于电子器件封装，尤其涉及一种可重构的小型化、低成本、高集成sip芯片模块。

技术介绍

1、航天测控系统综合电子产品一般由综合处理模块搭配多个数据采集模块组合而成，这些模块经过统一的规划和设计，采用“统一供电、统一控制、统一接口、统一背板、统一协议”的“五统一”架构形式，实现了数据采编传输类产品在模块层级的统型。在统一的产品硬件和灵活可编程的软件架构基础上，实现模块间可靠互联，使不同功能模块可以灵活组态以满足不同任务需求的航天测控系统使用的综合电子产品。

2、随着以“模块化、组合化、系列化”为特点的产品化功能模块的大批量生产使用，一个突出的问题逐渐暴露：现有产品化功能模块的核心硬件架构采用以fpga芯片为核心的分立式元器件组成的板卡形式，各个元器件独立封装，占用板卡面积大、单个芯片成本高，无法满足小型化、低成本和高集成度的需求。

3、针对不同模块具有相同的以fpga芯片为核心的外围电路硬件架构，将这些相同的电路与芯片提炼出来，以小型化、低成本、fpga软件可重构、高集成度的应用需求为牵引，设计一种具备可重构特性的小型化、低本文档来自技高网...

【技术保护点】

1.一种可重构的小型化、低成本、高集成SiP芯片模块，其特征在于，包括：FPGA单元、PROM配置存储单元、可重构FPGA功能单元、RS-485通信单元、M-LVDS硬件接口接收单元、M-LVDS硬件接口发送单元、电平转换单元、SRAM单元和复位单元；

2.根据权利要求1所述的可重构的小型化、低成本、高集成SiP芯片模块，其特征在于，FPGA单元采用BQ2V1000裸芯实现，内部包含可编程逻辑模块CLB、通用输入输出模块IOB和各种IP资源；其中，可编程逻辑模块CLB包含10240个逻辑单元LC，每个逻辑单元LC由1个4输入查找表和1个用户触发器组成，实现用户所需的逻辑功能；...

【技术特征摘要】

1.一种可重构的小型化、低成本、高集成sip芯片模块，其特征在于，包括：fpga单元、prom配置存储单元、可重构fpga功能单元、rs-485通信单元、m-lvds硬件接口接收单元、m-lvds硬件接口发送单元、电平转换单元、sram单元和复位单元；

2.根据权利要求1所述的可重构的小型化、低成本、高集成sip芯片模块，其特征在于，fpga单元采用bq2v1000裸芯实现，内部包含可编程逻辑模块clb、通用输入输出模块iob和各种ip资源；其中，可编程逻辑模块clb包含10240个逻辑单元lc，每个逻辑单元lc由1个4输入查找表和1个用户触发器组成，实现用户所需的逻辑功能；通用输入输出模块iob支持多电压条件下的多种单端和差分协议，最高数据传输速度为622mb/s，为信号提供外部管脚与内部之间的双向通路；ip资源包含乘法器、块存储器bram和数字时钟管理器dcm；乘法器为18位乘18位的带符号补码乘法器；块存储器bram支持1到36bit的可变位宽，单块容量18kbit；数字时钟管理器dcm提供时钟移相、去偏斜、频率合成功能，最高输出频率360mhz。

3.根据权利要求1所述的可重构的小型化、低成本、高集成sip芯片模块，其特征在于，prom配置存储单元采用bq18v04裸芯实现，用于存储fpga单元的配置文件；同时，支持串行配置输出模式和8位并行配置模式。

4.根据权利要求1所述的可重构的小型化、低成本、高集成sip芯片模块，其特征在于，可重构fpga功能单元采用可支持远程升级的asic芯片bm2166裸芯实现，支持通过uart总线完成fpga配置文件的远程在线升级。

5.根据权利要求1所述的可重构的小型化、低成本、高集成sip芯片模块，其特征在...

【专利技术属性】
技术研发人员：李硕，严帅，朱春，张金刚，罗兴科，章思严，林敏，边旭，董文泰，周天熠，丛伟，祝京，黄鸿嘉，郑凡凡，王林，
申请(专利权)人：北京宇航系统工程研究所，
类型：发明
国别省市：