半导体器件的制造方法技术

本发明专利技术提供一种半导体器件的制造方法，对层间介质层进行化学机械研磨后，不仅暴露出伪栅极的顶部，还能产生长沟道元件区的第二伪栅极的顶部比短沟道元件区的第一伪栅极的顶部高的负载效应，进而在对沉积的金属栅极材料进行化学机械研磨时，利用前面研磨产生的负载效应和此次研磨的反向互补作用，不仅能使短沟道元件区的第一金属栅极保持原有伪栅极的高度，还能使长沟道元件区的第二金属栅极的顶部不高于短沟道元件区的第一金属栅极的顶部，最终达到减小或消除短沟道元件区和长沟道元件区的金属栅极之间的负载效应的效果，从整体上提升器件的电性及良率。

【技术实现步骤摘要】

本专利技术涉及半导体器件制造，特别涉及一种半导体器件的制造方法。

技术介绍

1、随着器件尺寸不断缩小到45nm及以下工艺，为了改善栅极(gate)漏电流，高介电常数金属栅极(high-k metal gate，hkmg)工艺成为取代传统二氧化硅栅介质和多晶硅栅极(poly gate)的主流先进制程。目前主流的28nm及以下技术节点的hkmg工艺一般采用后金属栅极(即gate last)方法形成高k金属栅极，且会在同一衬底上一道制造长沟道(longchannel，lc)栅极结构和短沟道(short channel，sc)栅极结构。

2、然而目前的后金属栅极方法，会产生严重的长沟道栅极结构和短沟道栅极结构之间的负载效应(loading，即gate高度差)，而且形成的金属栅极及其周围的介质层表面容易有刮伤缺陷等问题，影响了器件的电性及良率。

技术实现思路

1、本专利技术的目的在于提供一种半导体器件的制造方法，能够消除或者改善短沟道元件区和长沟道元件区的金属栅极之间的负载效应，最终提升电性及良率。

本文档来自技高网...

【技术保护点】

1.一种半导体器件的制造方法，其特征在于，包括：

2.如权利要求1所述的制造方法，其特征在于，在一衬底上形成多个伪栅极及将所述伪栅极掩埋在内的层间介质层的步骤包括：

3.如权利要求2所述的制造方法，其特征在于，在形成所述侧墙之后且在沉积所述层间介质层之前，还在所述伪栅极两侧的衬底中形成源漏区。

4.如权利要求1所述的制造方法，其特征在于，选择性刻蚀去除各个伪栅极的过程中，保持所述长沟道元件区的层间介质层的顶部比所述短沟道区的层间介质层的顶部高。

5.如权利要求1所述的制造方法，其特征在于，选择性刻蚀去除各个伪栅极后，所述长沟道元件区的层间介...

【技术特征摘要】

1.一种半导体器件的制造方法，其特征在于，包括：

2.如权利要求1所述的制造方法，其特征在于，在一衬底上形成多个伪栅极及将所述伪栅极掩埋在内的层间介质层的步骤包括：

3.如权利要求2所述的制造方法，其特征在于，在形成所述侧墙之后且在沉积所述层间介质层之前，还在所述伪栅极两侧的衬底中形成源漏区。

4.如权利要求1所述的制造方法，其特征在于，选择性刻蚀去除各个伪栅极的过程中，保持所述长沟道元件区的层间介质层的顶部比所述短沟道区的层间介质层的顶部高。

5.如权利要求1所述的制造方法，其特征在于，选择性刻蚀去除各个伪栅极后，所述长沟道元件区的层间介质层的顶部和所述短沟道区的层间介质层的顶部之间的高度差降低。

6.如权利要求1所述的制造方法，其特征在于，在形成所述第一栅极凹槽和所述第二栅极凹槽之后且在沉积所述金属栅极材料之前，先在所述第一栅极凹槽和所述第二栅极凹槽中...

【专利技术属性】
技术研发人员：请求不公布姓名，钮锋，
申请(专利权)人：芯恩青岛集成电路有限公司，
类型：发明
国别省市：