基于多核并行架构的和差STAP测角实现方法技术

本发明专利技术是一种多核并行架构和差STAP测角实现方法，其实现步骤包括：在空时自适应处理阶段，只检测目标的距离单元位置，对目标距离单元进行插值运算后，再检测目标的多普勒，并据此进行全维和差STAP测角，解决了低脉冲数下测角误差较大的问题。本发明专利技术在STAP过程中，通过设计的类乒乓结构的EDMA数据传输方式，只有第一次存取数据会产生耗时，后续存取数据无需原地耗时等待，大大提升了DDR和L2以及MSM内存之间数据交互的效率，从而提高STAP处理速度。本发明专利技术通用性更好，STAP处理速度更快，和差测角更准确，可用于雷达信号处理中雷达杂波抑制和目标检测。

【技术实现步骤摘要】

本专利技术属于雷达，更进一步涉及雷达信号处理中的一种基于多核并行架构的和差空时自适应处理stap(space-time adaptive processing)测角实现方法。本专利技术可用于雷达对目标进行检测，然后利用空间信息和时间信息的两维联合处理，对杂波进行抑制。

技术介绍

1、运动平台雷达下视工作时面临多普勒谱严重扩展大量的地(海)面杂波，微弱目标信号往往被淹没在杂波背景中，严重影响雷达对低慢小目标的检测能力。针对和差体制stap杂波抑制问题。由此开始出现和差stap测角算法，利用和差差波束作为空域通道，时域上采用多普勒局域化进行降维处理，其具有系统复杂度低，实时性高的特点，在工程实践中具有比较好的应用前景。目前，和差stap理论技术已经比较成熟，现代电子技术的发展使stap算法进入实用化应用阶段。理想情况下，stap方法有最优的杂波抑制性能，但是，在工程应用中stap运算量随着脉冲数和通道数呈指数级增加，需要系统具备超强计算能力。顺势而生的高性能多核数字信号处理器dsp(digital signal processor)适用于大规模，高速率的数据并本文档来自技高网...

【技术保护点】

1.一种基于多核并行架构的和差STAP测角实现方法，其特征在于，利用CFAR算法检测目标的距离位置，构建用于EDMA传输数据的类乒乓缓冲区数据结构；该测角方法的具体步骤包括如下：

2.根据权利要求1所述的基于多核并行架构的和差STAP测角实现方法，其特征在于，步骤1中所述前端天线接收雷达回波数据并传入DSP的过程如下：

3.根据权利要求1所述的基于多核并行架构的和差STAP测角实现方法，其特征在于，步骤2中所述DSP接收雷达多波束数据和雷达参数过程如下：

4.根据权利要求1所述的基于多核并行架构的和差STAP测角实现方法，其特征在于，步骤3中所述类乒乓...

【技术特征摘要】

1.一种基于多核并行架构的和差stap测角实现方法，其特征在于，利用cfar算法检测目标的距离位置，构建用于edma传输数据的类乒乓缓冲区数据结构；该测角方法的具体步骤包括如下：

2.根据权利要求1所述的基于多核并行架构的和差stap测角实现方法，其特征在于，步骤1中所述前端天线接收雷达回波数据并传入dsp的过程如下：

3.根据权利要求1所述的基于多核并行架构的和差stap测角实现方法，其特征在于，步骤2中所述dsp接收雷达多波束数据和雷达参数过程如下：

4.根据权利要求1所述的基于多核并行架构的和差stap测角实现方法，其特征在于，步骤3中所述类乒乓缓冲区数据结构为：在内存区域中...

【专利技术属性】
技术研发人员：许京伟，廖桂生，杜清，黄焘，刘波，谭炽州，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：