【技术实现步骤摘要】
本公开概括而言涉及计算机处理器的领域。更具体而言，本公开涉及用于冗余处理(诸如冗余处理元件的处理)的适度(graceful)降级的装置和方法。
技术介绍
1、在安全关键型应用中，采用处理器锁步和/或多处理器投票算法来检测程序流执行问题。然而，一旦检测到错误，就没有任何机制允许系统在错误检测能力降低的情况下继续运行。
技术实现思路
1、根据本公开的一个方面，提供了一种装置，包括：能够以第一冗余模式进行操作的三个处理元件，所述三个处理元件用于执行相同的指令序列以产生三个对应的结果；检测电路，用于检测所述三个处理元件中的任何一个处理元件何时产生与所述三个处理元件中的其他两个处理元件不同的结果；跟踪电路，用于当所述一个处理元件产生与所述其他两个处理元件不同的结果时，将错误与所述一个处理元件相关联，其中，如果针对所述一个处理元件达到错误阈值，则所述其他两个处理元件将以不包括所述一个处理元件的第二冗余模式进行操作。
2、根据本公开的另一方面，提供了一种方法，包括：以第一冗余模式操作三个处理...
【技术保护点】
1.一种装置，包括：
2.如权利要求1所述的装置，其中，所述跟踪电路用于累积与所述三个处理元件中的每个处理元件相关联的错误，并且确定针对所述三个处理元件中的任何处理元件何时达到所述错误阈值。
3.如权利要求1或2所述的装置，还包括：
4.如权利要求3所述的装置，其中，监视存储器事务包括：比较每个处理元件用于获取指令的地址，以及检测所述一个处理元件用于获取指令的地址何时与所述其他两个处理元件用于获取指令的地址不同。
5.如权利要求1-4中任一项所述的装置，其中，所述其他两个处理元件的所述第二冗余模式包括锁步模式，在所述锁步...
【技术特征摘要】
1.一种装置，包括：
2.如权利要求1所述的装置，其中，所述跟踪电路用于累积与所述三个处理元件中的每个处理元件相关联的错误，并且确定针对所述三个处理元件中的任何处理元件何时达到所述错误阈值。
3.如权利要求1或2所述的装置，还包括：
4.如权利要求3所述的装置，其中，监视存储器事务包括：比较每个处理元件用于获取指令的地址，以及检测所述一个处理元件用于获取指令的地址何时与所述其他两个处理元件用于获取指令的地址不同。
5.如权利要求1-4中任一项所述的装置，其中，所述其他两个处理元件的所述第二冗余模式包括锁步模式，在所述锁步模式中，响应于检测到由所述两个处理元件中的第一处理元件产生的第一结果与由所述两个处理元件中的第二处理元件产生的第二结果之间的差异而生成错误。
6.如权利要求5所述的装置，其中，如果使用错误纠正来产生所述第一结果或所述第二结果中的一者，则所述跟踪电路用于将错误与使用了所述错误纠正的结果相关联。
7.如权利要求6所述的装置，其中，所述错误阈值包括第一错误阈值，其中如果达到与所述第一处理元件或所述第二处理元件相关联的第二错误阈值，则所述第一处理元件和所述第二处理元件中的相应的一个处理元件被移除而不再参与所述锁步模式，并且所述第一处理元件和所述第二处理元件中的另一处理元件将继续进行操作。
8.如权利要求1-7中任一项所述的装置，其中，所述三个处理元件中的每个处理元件包括片上系统(soc)的处理器的核心。
9.如权利要求1-8中任一项所述的装置，其中，所述三个处理元件中的每个处理元件包括计算系统或片上系统(soc)的单独处理器。
10.一种方法，包括：
11.如权利要求...
【专利技术属性】
技术研发人员：布兰登·戈登，彭轶，克里什那·纳加尔，纳森·克鲁格，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。