用于具有读取-共享指示的加载指令的装置和方法制造方法及图纸

提供了用于具有读取‑共享指示的加载指令的装置和方法。用于利用与其他核心共享数据有关的提示来加载数据的技术。例如，装置的一个实施例包括：多个核心，用于处理指令；多个核心中的第一核心，包括：解码器电路，用于对单个指令进行解码，该单个指令具有第一字段、第二字段和第三字段，第一字段用于操作码，该操作码用于指示从存储器读取数据的加载操作，第二字段用于指示针对数据在存储器中的位置的存储器地址，第三字段用于存储指示数据是否预计要在第一核心与多个核心中的至少第二核心之间被共享的值；执行电路，用于执行单个指令，以从存储器中的位置读取数据；以及缓存控制器电路，用于将数据以基于该值选择的状态存储在一个或多个缓存中。

【技术实现步骤摘要】

技术介绍

1、今天，许多处理器被优化以用于运行单线程应用。这包括缓存层次体系中作出的策略和设计决策。当线程执行加载或存储时，硬件常常假定被触及的数据将对该线程是私有的。例如，在一些服务器处理器中，当进行在所有缓存中均未命中的加载时，数据按排他状态被装入请求方核心的l2缓存，而并非被装入共享llc缓存。

2、加载和存储指令是访问处理器的存储器系统的主要机制。每个加载/存储指令指示存储器中用于读取/写入对应数据的地址。已经开发了缓存、预取器和其他硬件结构，部分地用于将来自软件的读取/写入访问流转换成软件未来将执行何种访问的预测的集合，以使性能最大化。这些结构依赖于被调节以用于最常见的情况的启发法的集合，例如，扫过数组中连续或跨步式的位置。当软件偏离于最常见的访问模式时，性能可能受到影响。

技术实现思路

【技术保护点】

1.一种处理器，包括：

2.如权利要求1所述的处理器，其中，所述缓存包括与所述第一核心相关联的第二级L2和/或第一级L1缓存。

3.如权利要求1或2所述的处理器，其中，响应于所述操作码指示所述读取共享加载操作，所述缓存控制器电路用于附加地将所述数据以共享状态至少存储在第三级L3缓存的第二缓存行中。

4.如权利要求1至3中任一项所述的处理器，其中，响应于来自所述多个核心中的第二核心的请求，所述缓存控制器电路用于将所述数据以共享状态至少存储在所述第二核心的L2和/或L1缓存的第三缓存行中。

5.如权利要求1至4中任一项所述的处理器，其中，响应于...

【技术特征摘要】

1.一种处理器，包括：

2.如权利要求1所述的处理器，其中，所述缓存包括与所述第一核心相关联的第二级l2和/或第一级l1缓存。

3.如权利要求1或2所述的处理器，其中，响应于所述操作码指示所述读取共享加载操作，所述缓存控制器电路用于附加地将所述数据以共享状态至少存储在第三级l3缓存的第二缓存行中。

4.如权利要求1至3中任一项所述的处理器，其中，响应于来自所述多个核心中的第二核心的请求，所述缓存控制器电路用于将所述数据以共享状态至少存储在所述第二核心的l2和/或l1缓存的第三缓存行中。

5.如权利要求1至4中任一项所述的处理器，其中，响应于由所述第一核心改变所述数据以产生经修改的数据，所述第一缓存行的共享状态要被改变为经修改状态。

6.如权利要求5所述的处理器，其中，响应于由所述多个核心中的第二核心对所述数据的请求，所述缓存控制器电路用于监听与所述第一核心相关联的缓存中的所述第一缓存行，并且将所述经修改的数据的副本以共享状态存储在与所述第二核心相关联的缓存中。

7.如权利要求6所述的处理器，其中，所述缓存控制器电路用于进一步将所述经修改的数据的副本以共享状态存储在第三级l3缓存中。

8.如权利要求1至7中任一项所述的处理器，其中，所述单个指令的所述操作码用于指示加载操作包括片加载操作，并且其中，所述数据包括要被存储在片寄存器中的多个矩阵数据元素。

9.如权利要求1至8中任一项所述的处理器，其中，所述单个指令的所述操作码用于指示加载操作包括向量加载操作，并且其中，所述数据包括要被存储在向量或紧缩数据寄存器中的多个向量数据元素。

10.一种非暂态机器可读介质，具有存储于其上的指令，所述指令在由机器处理时使所述机器执行操作，所述操作包括：

11.如权利要求10所述的非暂态机器可读介质，其...

【专利技术属性】
技术研发人员：C·J·休斯，Z·王，D·鲍姆，V·R·马杜里，A·海内克，E·吉奥加纳斯，C·但，J·努兹曼，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：