一种注入写入数据的方法及系统技术方案

本发明专利技术提出了一种注入写入数据的方法及系统，涉及注入写入数据高速缓存技术领域，所述注入写入数据的方法包括：当所述输入/输出区块接收到所述输入/输出装置和/或所述处理单元发送的至少一指令时，将所述指令暂存于缓存器的队列单元；所述输入/输出区块内部的仲裁器从所述队列单元中调取指令，判断所述指令的属性，并根据所述指令的属性执行缓存处理。并且，所述注入写入数据的系统包括输入/输出区块、至少2个处理单元、系统内存、网络接口和输入/输出装置，本发明专利技术使各个处理器及周边装置共同对一个特定的输入/输出区块作沟通，达到改善各周边速度不对称的系统效率。

【技术实现步骤摘要】

本专利技术提出的一种注入写入数据的方法及系统，本专利技术涉及注入写入数据，特别涉及注入写入数据高速缓存。

技术介绍

1、高速缓存之所以能增加系统效能，是因为处理器存取特定地址的数据组件时，会有高的或然率对位于数据组件邻接的数据地址进行存取。高速缓存于储存或废除数据时，通常会遵循某些规则。例如，许多的处理器会遵循写入时配置(allocate-on-write)规则，指示在高速缓存中将储存那些被处理器所写入的内存位置所对应的快取列。一种常见的连贯性协议系为moesi(modified owned exclusive shared invalid)协定。依据此种协议每一个快取列包括有一状态位用以指示快取列的moesi状态。这些状态包括用以指示快取列被修改的(modified；m)，快取列为专属的(exclusive；e)或共享的(shared；s)，或快取列为无效的(invalid；i)。而拥有的(owned；o)状态指示于高速缓存的快取列被修改过，高速缓存可与其他高速缓存共享副本且于内存中的数据是陈旧的。然而，处理器运作过程需不断的改变快取列的状态，明显会使处本文档来自技高网...

【技术保护点】

1.一种注入写入数据的系统，其特征在于，所述注入写入数据的系统包括输入/输出区块、至少2个处理单元、系统内存、网络接口和输入/输出装置；其中，所述至少2个处理单元与所述输入/输出区块进行电性耦合连接；所述系统内存、网络接口和输入/输出装置分别与与所述输入/输出区块进行电性耦合连接。

2.根据权利要求1所述注入写入数据的系统，其特征在于，所述处理单元包括核心单元和高速缓存单元；其中，所述核心单元和高速缓存单元进行电性耦合连接。

3.根据权利要求1所述注入写入数据的系统，其特征在于，所述输入/输出区块包括内存控制器、网络控制器、输入/输出控制器和缓存器；其中，所述内存...

【技术特征摘要】

1.一种注入写入数据的系统，其特征在于，所述注入写入数据的系统包括输入/输出区块、至少2个处理单元、系统内存、网络接口和输入/输出装置；其中，所述至少2个处理单元与所述输入/输出区块进行电性耦合连接；所述系统内存、网络接口和输入/输出装置分别与与所述输入/输出区块进行电性耦合连接。

2.根据权利要求1所述注入写入数据的系统，其特征在于，所述处理单元包括核心单元和高速缓存单元；其中，所述核心单元和高速缓存单元进行电性耦合连接。

3.根据权利要求1所述注入写入数据的系统，其特征在于，所述输入/输出区块包括内存控制器、网络控制器、输入/输出控制器和缓存器；其中，所述内存控制器、网络控制器、输入/输出控制器分别与所述缓存器进行电性耦合连接；所述缓存器与所述处理单元进行电性耦合连接；所述网络控制器与所述系统内存进行电性耦合连接；所述输入/输出控制器与所述输入/输出装置进行电性耦合连接。

4.根据权利要求3所述注入写入数据的系统，其特征在于，所述缓存器包括仲裁器和队列单元；其中，所述仲裁器和队列单元进行电性耦合连接；所述队列单元与所述网络控制器进行电性耦合连接；所述仲裁器和内存控制器进行...

【专利技术属性】
技术研发人员：葛小燕，罗正忠，
申请(专利权)人：上海芯力基半导体有限公司，
类型：发明
国别省市：