数字存储示波器电路制造技术

本发明专利技术涉及一种数字存储示波器电路，包括信号调理电路、触发调理电路、自校正信号补偿模块、ＡＤＣ采集模块、ＦＰＧＡ存储模块、ＭＣＵ控制模块、ＬＣＤ显示模块以及为整个数字存储示波器电路提供工作电压的ＡＣ／ＤＣ开关电源模块，信号调理电路与ＡＤＣ采集模块相连，ＡＤＣ采集模块、触发调理电路与ＦＰＧＡ存储模块相连，ＦＰＧＡ存储模块接ＭＣＵ控制模块，ＭＣＵ控制模块与ＬＣＤ显示模块相连，自校正信号补偿模块与ＦＰＧＡ存储模块之间连接有高精度ＤＡＣ转换模块，自校正信号补偿模块的输出与信号调理电路、触发调理电路的输入相连。本发明专利技术性能优良，稳定性和可靠性高，成本低廉，所占ＰＣＢ板面积小，整个示波器体积小巧且便于携带。

【技术实现步骤摘要】

本专利技术涉及一种示波器，尤其涉及一种数字存储示波器电路。
技术介绍
示波器是一种电子测量仪器，在需要观察电路的电压、电流波形及调试、分析、判 断电路故障的场合都会用到示波器，示波器可观察相对于时间的瞬时电压，它可显示波形 的形状并可测量幅度、频率和相位等参数。示波器和一些适当的传感器配合，还可以观察一 些非电量的变化。 现有的模拟及数字示波器一般体积较大。电源转换模块及其保护电路连接复杂， 稳定性及可靠性不够理想。信号调理模块采用多级衰减模块，并采用多级高速运放和机械 控制开关，体积大，成本高，修正能力不高。传统示波器通常采用基准芯片产生基准信号， 其基准信号产生单一，校正复杂，而且价格昂贵。传统的示波器一般用DSP芯片设计，采用 5. 7"液晶屏，使用单片SDRAM，处理速度及波形刷新率低，连接液晶屏时需要增加控制芯片， 波形信息量少，开机界面存在严重闪烁现象。需要外加USB控制器才能连接USB接口 ，造成 PCB板面积较大。整个示波器体积较大，携带不方便，数据处理速度及波形捕获率低，波形信 息量少，稳定性和可靠性不理想，已经不能满足当今电子领域高速发展的需要。
技术实现思路
本专利技术主要解决原有示波器体积较大，携带不方便，数据处理速度及波形捕获率 低，稳定性和可靠性不理想，已经不能满足当今电子领域高速发展的需要的技术问题；提供 一种电路简单，PCB板面积较小，示波器携带方便，数据处理速度及波形捕获率高，提高稳定 性和可靠性的数字存储示波器电路。 本专利技术同时解决原有示波器波形信息量少，开机界面存在严重闪烁现象的技术问 题；提供一种大大增加屏幕显示的波形信息，开机界面无异常画面，性能优良，成本低廉，使 用方便的数字存储示波器电路。 本专利技术的上述技术问题主要是通过下述技术方案得以解决的本专利技术包括信号调 理电路、触发调理电路、自校正信号补偿模块、ADC采集模块、FPGA存储模块、MCU控制模块、 LCD显示模块以及为整个数字存储示波器电路提供工作电压的AC/DC开关电源模块，所述 的信号调理电路与所述的ADC采集模块相连，所述的ADC采集模块、所述的触发调理电路与 所述的FPGA存储模块相连，所述的FPGA存储模块接所述的MCU控制模块，所述的MCU控制 模块与所述的LCD显示模块相连，所述的自校正信号补偿模块与所述的FPGA存储模块之间 连接有高精度DAC转换模块，所述的自校正信号补偿模块的输出与所述的信号调理电路、 触发调理电路的输入相连。本专利技术以MCU控制模块为核心进行设计，LCD显示模块可直接 与MCU控制模块相连，从而降低成本，简化设计。示波器均需要自校正垂直系统、触发系统 和水平系统。其校正时均要求基准信号精准、温漂小、无干扰等。本示波器自校正模块的基 准信号采用高精度DAC转换模块，确保自校正的基准信号精准、可靠。基准信号产生简便、灵活，大大简化自校正过程。基准信号精确，基本不受其它任何因素干扰。整个示波器体积 较小，携带方便，数据处理速度及波形捕获率高，提高稳定性和可靠性。 作为优选，所述的AC/DC开关电源模块包括依次相连的共模/差模滤波器、桥式整 流器、滤波器、开关变压器、整流滤波电路，所述的桥式整流器的输出还与一开关芯片相连， 所述的整流滤波电路输出还与一反馈电路的输入相连，反馈电路的输出经光耦与开关芯片 相连，开关芯片又与所述的开关变压器的输入端相连；所述的共模/差模滤波器的输出与 一市电触发脉冲整形电路的输入端相连，市电触发脉冲整形电路输出市电触发AC脉冲信 号。整流滤波电路输出示波器各模块所需要的直流电压，示波器所需要的市电触发AC脉冲 信号是通过共模/差模滤波器对市电进行整形后得到的。本专利技术的AC/DC开关电源模块具 有良好抗干扰能力以及EMI和EMC性能；输入市电范围宽广，符合全球各地的电网标准；优 良的反馈电路使开关电源输出各路直流电压稳定可靠，且具有良好的负载调整率；简捷的 LC滤波电路保证各路输出直流电压上只有极小的电压纹波；简洁的市电触发脉冲整形电 路保证示波器市电触发稳定可靠；电源的输入欠、过压保护功能实现简捷，只需要添加简单 的R、C电路即可，保护电压很宽，大大优于传统的开关电源输入复杂的保护电路。本专利技术的 AC/DC开关电源模块简捷方便，成本低廉，且大大地縮短电源调试时间。 作为优选，所述的信号调理电路包括依次相连的单级衰减模块、垂直移位模块和 高速宽带VGA放大模块，所述的单级衰减模块与示波器的通道输入信号相连，所述的高速 宽带VGA放大模块与所述的ADC采集模块相连。本专利技术为双踪数字存储示波器，通道CH1和 通道CH2均为对称通道，垂直偏转系数以1-2-5方式步进，步进范围为2mV 5V (探头XI)， 支持探头X1、X10、X20、X50、X100、X1000等方式。被测输入信号通过单级衰减模块、垂直移 位模块及高速宽带VGA放大模块进行衰减、平移及放大调理，得到ADC所需要的输入信号。 本专利技术采用单级衰减模块，比采用多级衰减的传统示波器减少更多的PCB布板空间和更少 的器件；增益控制设计简捷，且有传统示波器无法比拟的任意增益大小配置及增益大小连 续调节能力；具有极其理想的频率响应特性；具有传统示波器无法想像的小信号全带宽测 试能力及自校正参数硬件修正能力。信号调理电路中的放大电路采用了高速宽带VGA放大 模块，与传统示波器采用多级高速运放大器和机械控制开关实现放大相比，实现更简捷，体 积更小巧，成本更低廉。 作为优选，所述的触发调理电路包括依次相连的触发选择电路、抑制选择电路、高 频抑制电路及触发脉冲整形电路，所述的抑制选择电路上连接有视频同步分离电路，视频 同步分离电路输出同步脉冲信号给所述的FPGA存储模块，所述的触发脉冲整形电路上还 连接有噪声抑制电路，触发脉冲整形电路输出触发脉冲信号给所述的FPGA存储模块。本发 明的示波器电路支持多种触发类型，包括边沿、脉冲、视频、斜率、交替、超时等。支持多种 触发耦合方式，包括直流、交流、高频抑制、低频抑制、噪声抑制等耦合方式。支持多种触 发信源选择。触发脉冲是通过高速比较器对触发输入信号整形得到的，噪声抑制是通过调 节高速比较器的迟滞电压实现的。各种触发耦合方式时均具有良好的频率响应；用户自己 可通过升级示波器程序改变触发灵敏度，真正做到用户自己配置示波器部分性能指标；通 过电压控制高速比较器的迟滞电压，方便设计噪声抑制；具有良好的高、低频小信号触发能 力；可方便实现快速触发电路校正功能。本专利技术的触发调理电路具有简捷的触发系统结构， 电路调试简捷，采用市场上的通用器件设计，具有良好的性能指标。 作为优选，所述的ADC采集模块为1GS/S采集速度、8通道、125MSa/S低速低成本 的8分相ADC采集模块，所述的FPGA存储模块上连接的有源晶振采用低抖动有源晶振。利 用大规模FPGA存储模块，设计出本公司独有的硬件去抖算法，使测量高频信号时得到与低 频一样的视觉抖动效果。采用低抖动有源晶振作为分相时钟，大大减小因时钟抖动而引起 的分相时钟抖动，减小ADC采集因分相产生的采集错误。采用独特的多分相技术设计出高 采样率示波器，大大降低示波器设计成本。 作为优选，所述的MCU控制模块上连接有两个大容本文档来自技高网...

【技术保护点】
一种数字存储示波器电路，其特征在于包括信号调理电路（１）、触发调理电路（２）、自校正信号补偿模块（３）、ＡＤＣ采集模块（４）、ＦＰＧＡ存储模块（５）、ＭＣＵ控制模块（６）、ＬＣＤ显示模块（７）以及为整个数字存储示波器电路提供工作电压的ＡＣ／ＤＣ开关电源模块（８），所述的信号调理电路（１）与所述的ＡＤＣ采集模块（４）相连，所述的ＡＤＣ采集模块（４）、所述的触发调理电路（２）与所述的ＦＰＧＡ存储模块（５）相连，所述的ＦＰＧＡ存储模块（５）接所述的ＭＣＵ控制模块（６），所述的ＭＣＵ控制模块（６）与所述的ＬＣＤ显示模块（７）相连，所述的自校正信号补偿模块（３）与所述的ＦＰＧＡ存储模块（５）之间连接有高精度ＤＡＣ转换模块（９），所述的自校正信号补偿模块（３）的输出与所述的信号调理电路（１）、触发调理电路（２）的输入相连。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈晓刚，
申请(专利权)人：杭州三汇科技有限公司，
类型：发明
国别省市：86[]