【技术实现步骤摘要】
本公开的实施例涉及用于在测试模式下检测错误校正电路中的缺陷的半导体装置以及执行测试模式操作的方法。
技术介绍
1、近来，为了提高半导体装置的操作速度，已经使用了每个时钟周期输入/输出数据的多个比特位的方法，诸如ddr2、ddr3、ddr4、ddr5等。当数据输入/输出速度增加时，数据传送过程中发生错误的概率增加，因此额外需要单独的装置和方法来确保数据传送的可靠性。
2、一种保证数据传送的可靠性的方法是通过生成能够在每次传送数据时检查是否发生错误的错误校验码并且将该错误校验码与数据一起传送来使用的。错误校验码包括能够检测已经发生的错误的错误检测码(edc)和能够在发生错误时自校正错误的错误校正码(ecc)。
技术实现思路
1、根据本公开，一种半导体装置，包括：读取电路，其被配置成当测试读取控制信号使能时，锁存包括关于从存储器电路输出的读取数据的错误信息的读取奇偶校验以生成锁存奇偶校验；奇偶校验选择电路，其被配置成当测试选择信号使能时输出锁存奇偶校验作为奇偶校验；以及写入电路，其被...
【技术保护点】
1.一种半导体装置，包括：
2.根据权利要求1所述的半导体装置，其中，所述存储器电路在测试模式下存储所述校正数据，以及在所述测试模式下输出所存储的校正数据作为所述读取数据。
3.根据权利要求1所述的半导体装置，其中，以与所述读取数据中包括的比特位的逻辑电平组合相同的逻辑电平组合来生成所述写入数据中包括的比特位。
4.根据权利要求1所述的半导体装置，其中，所述读取电路包括：
5.根据权利要求4所述的半导体装置，其中，所述读取错误校正电路在所述测试读取控制信号被禁止时阻止所述读取奇偶校验的生成。
6.根据权利要求...
【技术特征摘要】
1.一种半导体装置，包括：
2.根据权利要求1所述的半导体装置，其中，所述存储器电路在测试模式下存储所述校正数据，以及在所述测试模式下输出所存储的校正数据作为所述读取数据。
3.根据权利要求1所述的半导体装置，其中，以与所述读取数据中包括的比特位的逻辑电平组合相同的逻辑电平组合来生成所述写入数据中包括的比特位。
4.根据权利要求1所述的半导体装置，其中，所述读取电路包括：
5.根据权利要求4所述的半导体装置，其中，所述读取错误校正电路在所述测试读取控制信号被禁止时阻止所述读取奇偶校验的生成。
6.根据权利要求5所述的半导体装置，其中，所述锁存电路在测试模式信号使能时以相同的逻辑电平生成所述锁存奇偶校验中包括的所有比特位。
7.根据权利要求1所述的半导体装置，其中，所述奇偶校验选择电路在所述测试选择信号被禁止时输出从外部装置输入的外部奇偶校验作为所述奇偶校验。
8.根据权利要求1所述的半导体装置，其中，所述写入电路包括：
9.根据权利要求8所述的半导体装置，其中，所述写入错误校正电路包括：
10.根据权利要求9所述的半导体装置，其中，所述写入奇偶校验生成电路在所述测试写入控制信号被禁止时阻止所述写入奇偶校验的生成。
11.根据权利要求8所述的半导体装置，其中，所述写入驱动器包括：
12.一种半导体装置，包括：
13.根据权利要求12所述的半导体装置，其中，所述控制电路在所述测试模式下的读取操作期间生成所述测试读取控制信号和所述读取选通信号之后，在所述测试模式下的写入操作期间生成所述测试写入控制信号和所述写入选通信号。
14.根据权利要求12所述的半导体装置，
15.根据权利要求12所述的半导体装置，其中，所述写入电路包括：
16.根据权利要求15所述的半导体装置，其中，所述写入错误校正电路包括：
17.根据权利要求16所述的半导体装置，其中，所...
【专利技术属性】
技术研发人员：金显承，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。