低速显示屏的控制方法及控制系统技术方案

本发明专利技术涉及高速处理器访问低速显示屏领域，其公开了一种低速显示屏的控制方法，包括如下步骤：处理器发送显示屏的控制命令信息至可编程逻辑器件，该可编程逻辑器件接收并重构所述控制命令信息，该可编程逻辑器件重构的控制命令信息对所述显示屏进行控制，设定显示屏的数据传输率；同时也公开了一种访问低速显示屏的控制系统。本发明专利技术的有益效果是：实现高速处理器访问低速显示屏，使得数据传输不牺牲处理器性能；无需增加额外的低速处理器，也不必为预防大量“泉涌”数据选择具有大量寄存器／存储器单元的可编程逻辑器件，节约生产成本；可根据ＬＣＤ显示屏需要的速率调整串口的数据传输率，达到灵活应用的要求。

【技术实现步骤摘要】

本专利技术涉及高速处理器访问低速显示屏领域，尤其涉及一种低速显示屏的控制方法及控 制系统。
技术介绍
目前由于处理器的工作频率在不断提高，处理器与接口器件的数据传输速率也相应提高 ，常常造成低速LCD显示屏与高速处理器之间的数据传输率不匹配，从而导致LCD显示屏无法 正确工作。传统技术针对上述问题多采用以下两种方式解决 一、降低处理器与接口器件的 数据传输率的方式；二、通过可编程逻辑器件提供数据缓冲单元。第一种方式处理起来较为 直接和简单，但其牺牲了系统的性能，过低的数据传输率和时钟频率使高速处理器的优势荡 然无存，同时，常常在高速处理器外，为低速的LCD显示屏单独配置一块处理速度较低的处 理器，这无形中又增加了产品的成本。第二种方式中数据缓冲单元对可编程逻辑器件的选择 进行了限制，倘若使用GUI等图像处理程序，图形数据的输出可能在短时间内是泉涌式的， 这就要求可编程逻辑器件内必须有大量的寄存器/存储器单元，这样的器件往往造价很高， 同样会增加产品的成本。
技术实现思路
为了解决上述现有技术中的不足，本专利技术提供一种低速显示屏的控制方法，解决了高速 处理器和低速显示屏数据传输率不匹配的问题。本专利技术是通过以下技术方案实现的设计一种低速显示屏的控制方法，包括如下步骤， Sl处理器发送显示屏的控制命令信息至可编程逻辑器件； S2该可编程逻辑器件接收并重构所述控制命令信息；S3该可编程逻辑器件重构的控制命令信息对所述显示屏进行控制，设定显示屏的数据传 输率。本专利技术进一步改进的是所述控制命令信息包括控制信号、地址以及数据信息。 本专利技术进一步改进的是所述步骤S1中，所述处理器通过以串行数据方式将控制所述显示屏所需的控制命令信息发送至可编程逻辑器件。本专利技术进一步改进的是所述步骤S2中，所述可编程逻辑器件将接收到的控制命令信息通过串并转换进行重组并重构成能控制所述显示屏时序的控制信息。4本专利技术进一步改进的是所述处理器上的串口时钟和所述显示屏的时序周期进行对应并 能同步调节。本专利技术进一步改进的是所述处理器上设有DMA，所述DMA控制数据的串行输出；所述 DMA为所述可编程逻辑器件提供缓存空间。为了将本专利技术应用于实践，特设计了一种低速显示屏的控制系统，包括设有串口的处理 器，可编程逻辑器件以及显示屏；所述处理器、所述可编程逻辑器件与所述显示屏进行数据 交互；所述处理器发送控制命令信息至所述可编程逻辑器件；所述可编程逻辑器件转换并重 构所述控制命令信息。本专利技术进一步改进的是所述控制命令信息包括控制信号、地址以及数据信息。本专利技术进一步改进的是所述处理器与所述可编程逻辑器件通过串口连接；所述可编程 逻辑器件将该控制命令信息通过串并转换并重构为控制所述显示屏时序的控制信息。本专利技术进一步改进的是所述处理器上设有DMA，所述DMA控制数据的串行输出；所述 DMA为所述可编程逻辑器件提供缓存空间。本专利技术的有益效果是本专利技术通过采用多数处理器均具备的串口外设和DMA以及可编程 逻辑器件，实现高速处理器访问低速显示屏，使得数据传输不牺牲处理器性能；无需增加额 外的低速处理器，也不必为预防大量"泉涌"数据选择具有大量寄存器/存储器单元的可编 程逻辑器件，节约生产成本；可根据LCD显示屏需要的速率调整串口的数据传输率，达到灵 活应用的要求。附图说明图1是本专利技术低速显示屏的控制方法的流程图。图2是本专利技术低速显示屏的控制系统的连接示意图。具体实施方式下面结合附图和具体实施例，对专利技术作进一步的描述。 如图l， 一种低速显示屏的控制方法，包括如下步骤Sl处理器发送显示屏的控制命令信息至可编程逻辑器件；S2该可编程逻辑器件接收并 重构所述控制命令信息；S3该可编程逻辑器件重构的控制命令信息对所述显示屏进行控制； 设定显示屏的数据传输率。该可编程逻辑器件重构的控制命令信息取代原本由处理器发出的 控制命令信息完成对显示屏的控制，从而控制该显示器。所述控制命令信息包括控制信号、地址以及数据信息。所述步骤S1中，所述处理器通过以串行数据方式将控制所述显示屏所需的控制命令信息5发送至可编程逻辑器件。所述步骤S2中，所述可编程逻辑器件将接收到的控制命令信息通过 串并转换进行重组并重构成能控制所述显示屏时序的控制信息。所述处理器上的串口时钟和 所述显示屏的时序周期进行对应并能同步调节。所述处理器上设有DMA (即Direct Memory Access存储器直接访问)，所述DMA控制数据的串行输出；所述DMA为所述可编程逻辑器件提 供缓存空间。该处理器通过串口将显示屏所需要的控制命令信息以串行数据方式发送至可编程逻辑器 件，可编程逻辑器件根据该信息将数据通过串并转换进行重组并重构满足LCD时序的控制信 号完成对LCD显示屏的控制，通过调节LCD屏的时序周期来实现处理器和LCD屏间不同的传输 速率。为将本方法应用于实践，特设计了一种低速显示屏的控制系统，如图2，包括设有串口 的处理器l，可编程逻辑器件2以及显示屏3;所述处理器l、所述可编程逻辑器件2与所述显示屏3进行数据交互；所述处理器1发送控制命令信息至所述可编程逻辑器件2;所述可编程逻辑器件2转换并重构所述控制命令信息。所述控制命令信息包括控制信号、地址以及数据信息。所述处理器l与所述可编程逻辑器件2通过串口连接；所述可编程逻辑器件l将该控制命令信息通过串并转换并重构为控制所述显示屏3时序的控制信息。所述处理器上设有DMA 4，所述DMA 4控制数据的串行输出；所 述DMA 4为所述可编程逻辑器件2提供缓存空间以实现数据缓存的目的。在一种优选实施例中， 一种全新控制LCD显示屏的方式解决高速处理器与低速LCD的速率 不匹配问题。通过处理器l的串口 (SPI、 SP0RT等)将LCD 3所需的控制信号、地址和数据信 息以串行数据的方式发送至可编程逻辑器件2，然后利用可编程逻辑器件2根据信息将数据 通过串并转换进行重组并重构满足LCD时序的控制信号完成对LCD屏3的控制。LCD的时序周 期可通过对串口时钟的配置进行调节，满足了LCD周期的多变性，DMA 4的使用又使我们不需 在可编程逻辑器件2内部构建专门的缓存，使这种方案能适应不同的应用环境；而数据的串 行输出可交由处理器的DMA 4进行控制，从而不会对处理器的性能造成影响。本专利技术不仅仅可应用于对LCD屏的控制，也适用于对一般的慢速存储器访问，将慢速存 储器替换为LCD显示屏，采用相同的控制方法和控制系统可以实现对其的数据传输，已达到 数据传输的最佳状态。以上内容是结合具体的优选实施方式对本专利技术所作的进一步详细说明，不能认定本专利技术 的具体实施只局限于这些说明。对于本专利技术所属
的普通技术人员来说，在不脱离本 专利技术构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本专利技术的保护范围。权利要求1.一种低速显示屏的控制方法，其特征在于包括如下步骤，(S1)处理器发送显示屏的控制命令信息至可编程逻辑器件；(S2)该可编程逻辑器件接收并重构所述控制命令信息；(S3)该可编程逻辑器件重构的控制命令信息对所述显示屏进行控制，设定显示屏的数据传输率。2 根据权利要求l所述低速显示屏的控制方法，其特征在于所述控 制命令信息包括控制信号、地址以及数据信息。3 根据权利本文档来自技高网...

【技术保护点】
一种低速显示屏的控制方法，其特征在于：包括如下步骤，　（Ｓ１）处理器发送显示屏的控制命令信息至可编程逻辑器件；　（Ｓ２）该可编程逻辑器件接收并重构所述控制命令信息；　（Ｓ３）该可编程逻辑器件重构的控制命令信息对所述显示屏进 行控制，设定显示屏的数据传输率。

【技术特征摘要】

【专利技术属性】
技术研发人员：赵颖，
申请(专利权)人：深圳市科陆电子科技股份有限公司，
类型：发明
国别省市：94[中国|深圳]