一种静电放电电路、显示基板和显示装置制造方法及图纸

技术编号:43587546 阅读:51 留言:0更新日期:2024-12-06 17:51
本公开实施例提供一种静电放电电路、显示基板和显示装置。静电放电电路,包括:第一晶体管,其栅极与信号线、第一极耦接;第二晶体管,其栅极与静电防护线、第一极耦接;N个第三晶体管依次串联耦接,第一个第三晶体管的第一极与第一晶体管的第一极耦接,第N个第三晶体管的第二极与第二晶体管的第一极耦接;N‑1个第四晶体管依次串联耦接,第一个第四晶体管的第一极与第一晶体管的第二极耦接,第N‑1个第四晶体管的第二极与第二晶体管的第二极耦接;第i个第三晶体管的栅极与第i个第四晶体管的第一极耦接,第i个第四晶体管的栅极与第i个第三晶体管的第二极耦接,第N个第三晶体管的栅极与第二晶体管的第二极耦接。

【技术实现步骤摘要】

本公开涉及显示,尤其涉及一种静电放电电路、显示基板和显示装置


技术介绍

1、在显示领域,静电是造成产品失效的重要原因之一,现有技术中采用静电放电电路对信号线上的静电进行释放。但是,现有技术中的静电放电电路占用空间比较大,不利于实现产品的窄边框。


技术实现思路

1、本公开实施例提供一种静电放电电路、显示基板和显示装置,以解决或缓解现有技术中的一项或更多项技术问题。

2、作为本公开实施例的第一个方面,本公开实施例提供一种静电放电电路,包括:

3、第一晶体管,第一晶体管的栅极用于与信号线耦接,第一晶体管的栅极和第一极均与第一节点耦接,第一晶体管的第二极与第二节点耦接;

4、第二晶体管,第二晶体管的栅极用于与静电防护线耦接,第二晶体管的栅极和第一极均与第三节点耦接,第二晶体管的第二极与第四节点耦接;

5、n个第三晶体管,n个第三晶体管的第一极和第二极依次串联耦接,第一个第三晶体管的第一极与第一节点耦接,第n个第三晶体管的第二极与第三节点耦接;>

6、n-1个本文档来自技高网...

【技术保护点】

1.一种静电放电电路,其特征在于,包括:

2.根据权利要求1所述的静电放电电路,其特征在于,

3.根据权利要求1所述的静电放电电路,其特征在于,所述第三晶体管的沟道的宽长比小于所述第四晶体管的沟道的宽长比,所述第三晶体管的沟道的长度大于所述第四晶体管的沟道的长度。

4.根据权利要求3所述的静电放电电路,其特征在于,所述第三晶体管的沟道的宽长比为(2~5)μm/(40~80)μm。

5.根据权利要求4所述的静电放电电路,其特征在于,所述第一晶体管和所述第二晶体管的沟道的宽长比均为(2~5)μm/(5~10)μm,和/或;</p>

6.根据...

【技术特征摘要】

1.一种静电放电电路,其特征在于,包括:

2.根据权利要求1所述的静电放电电路,其特征在于,

3.根据权利要求1所述的静电放电电路,其特征在于,所述第三晶体管的沟道的宽长比小于所述第四晶体管的沟道的宽长比,所述第三晶体管的沟道的长度大于所述第四晶体管的沟道的长度。

4.根据权利要求3所述的静电放电电路,其特征在于,所述第三晶体管的沟道的宽长比为(2~5)μm/(40~80)μm。

5.根据权利要求4所述的静电放电电路,其特征在于,所述第一晶体管和所述第二晶体管的沟道的宽长比均为(2~5)μm/(5~10)μm,和/或;

6.根据权利要求1所述的静电放电电路,其特征在于,各晶体管的有源层材料的迁移率大于或等于10。

7.根据权利要求6所述的静电放电电路,其特征在于,各晶体管的有源层材料包括金属氧化物半导体材料。

8.根据权利要求7所述的静电放电电路,其特征在于,各晶体管的有源层均包括在衬底的一侧叠层设置的第一子有源层和第二子有源层,所述第一子有源层相对于所述第二子有源层靠近所述衬底;

9.根据权利要求8所述的静电放电...

【专利技术属性】
技术研发人员:王章涛张然邹志翔林亮谢勇贤魏旃
申请(专利权)人:合肥鑫晟光电科技有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1