用以在对四电平单元(QLC)存储器进行编程时减少系统缓冲要求的预编程遍次技术方案

技术编号:43499768 阅读:23 留言:0更新日期:2024-11-29 17:05
本申请涉及用以在对四电平单元QLC存储器进行编程时减少系统缓冲要求的预编程遍次。一种存储器装置包含:存储器阵列,其经配置为四电平单元QLC存储器;及控制逻辑,其可操作地耦合到所述存储器阵列。所述控制逻辑识别QLC逻辑状态的特定页面的前两个位。所述控制逻辑使所述存储器阵列的存储器单元以对应于所述前两个位的多电平单元MLC逻辑状态的阈值电压分布进行粗略编程。所述控制逻辑从所述存储器单元读取所述MLC逻辑状态且从高速缓存缓冲器读取后两个位以确定所述QLC逻辑状态。所述控制逻辑使所述存储器单元以对应于所述QLC逻辑状态的QLC阈值电压分布进行进一步粗略编程。

【技术实现步骤摘要】

本公开的实施例大体上涉及存储器子系统,且更具体来说,涉及用以在对四电平单元(qlc)存储器进行编程时减少系统缓冲要求的预编程遍次。


技术介绍

1、存储器子系统可包含存储数据的一或多个存储器装置。存储器装置可为例如非易失性存储器装置及易失性存储器装置。一般来说,主机系统可利用存储器子系统来将数据存储在存储器装置处及从存储器装置检索数据。


技术实现思路

1、一方面,本申请提供一种存储器装置,其包括:存储器阵列,其经配置为四电平单元(qlc)存储器;及控制逻辑,其可操作地耦合到所述存储器阵列,所述控制逻辑用以执行包括以下者的操作:识别qlc逻辑状态的特定页面的前两个位;使所述存储器阵列的存储器单元以对应于所述前两个位的多电平单元(mlc)逻辑状态的阈值电压分布进行粗略编程;从所述存储器单元读取所述mlc逻辑状态且从高速缓存缓冲器读取后两个位以确定所述qlc逻辑状态;及使所述存储器单元以对应于所述qlc逻辑状态的qlc阈值电压分布进行进一步粗略编程。

2、另一方面,本申请提供一种方法,其包括:由存储器装置本文档来自技高网...

【技术保护点】

1.一种存储器装置,其包括:

2.根据权利要求1所述的存储器装置,其中所述操作进一步包括仅将所述QLC逻辑状态的四个位中的所述后两个位存储在所述高速缓存缓冲器中。

3.根据权利要求1所述的存储器装置,其中所述操作进一步包括确保所述阈值电压分布被编程为不高于可能QLC逻辑状态的第五阈值电压分布。

4.根据权利要求3所述的存储器装置,其中所述确保包括迫使可能MLC阈值电压分布中的最高者的上尾部被编程为不高于所述可能QLC逻辑状态的所述第五阈值电压分布的上尾部。

5.根据权利要求1所述的存储器装置,其中所述操作进一步包括使所述MLC逻辑状态的最高...

【技术特征摘要】

1.一种存储器装置,其包括:

2.根据权利要求1所述的存储器装置,其中所述操作进一步包括仅将所述qlc逻辑状态的四个位中的所述后两个位存储在所述高速缓存缓冲器中。

3.根据权利要求1所述的存储器装置,其中所述操作进一步包括确保所述阈值电压分布被编程为不高于可能qlc逻辑状态的第五阈值电压分布。

4.根据权利要求3所述的存储器装置,其中所述确保包括迫使可能mlc阈值电压分布中的最高者的上尾部被编程为不高于所述可能qlc逻辑状态的所述第五阈值电压分布的上尾部。

5.根据权利要求1所述的存储器装置,其中所述操作进一步包括使所述mlc逻辑状态的最高三个可能阈值电压分布中的每一者的读取电压电平在阈值百分比内均匀地隔开。

6.根据权利要求5所述的存储器装置,其中所述最高三个可能阈值电压分布的所述读取电压电平中的每一者之间的第一宽度至少是对应qlc逻辑状态的每一读取电压电平之间的第二宽度的两倍。

7.根据权利要求1所述的存储器装置,其中所述qlc逻辑状态的所述特定页面包括额外页面或下页面中的至少一者。

8.一种方法,其包括:

9.根据权利要求8所述的方法,其进一步包括仅将所述qlc逻辑状态的四个位中的所述后两个位存储在所述高速缓存缓冲器中。

10.根据权利要求8所述的方法,其进一步包括确保所述阈值电压分布被编程为不高于可能qlc逻辑状态的第五阈值电压分布。

11.根据权利要求10所述的方法,其中所述确保包括迫使可能mlc阈值电压分布中的最高者的上尾部被编程为不高于所述可能qlc逻辑状态的所述第五阈值电...

【专利技术属性】
技术研发人员:R·P·西斯特拉许丹T·O·伊瓦萨基杨彩霞柳利恩
申请(专利权)人:美光科技公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1