一种提高ESD保护能力和隔离度的射频开关电路制造技术

本发明专利技术涉及射频开关技术领域，公开了一种提高ESD保护能力和隔离度的射频开关电路，包括第一开关支路、第二开关支路、第三开关支路和第四开关支路；第三开关支路的第二连接端和第四开关支路的第二连接端分别电连接有MOS管M5和电容C1，每个MOS管M5的栅极分别电连接有电阻R5，每个电阻R5另一端分别与对应MOS管M5的源极和电容C1一端电连接，每个MOS管M5的源极分别通过电感L1接地；在实际使用时，由于电容C1具有通高频和阻低频的作用，因此电路的高频的隔离度不会受到影响，并且通过电感L1和电容C1串联谐振可以提高高频隔离度；最后MOS管M5的寄生的三极管可以将电荷泄放到地，以此提高电路的ESD能力。

【技术实现步骤摘要】

本专利技术涉及射频开关，具体涉及一种提高esd保护能力和隔离度的射频开关电路。

技术介绍

1、随着5g技术的快速发展，信道频谱资源紧张，相邻频段的间隔越来越近，同时对射频开关芯片的隔离度要求越来越高。另外由于5g网络需要处理大量的数据传输，如果射频开关的隔离度不够，就会导致信号干扰，影响数据传输效率。因此提高射频开关的隔离度不仅可以提高系统的性能，还可以提高系统的安全性和能效。

2、在射频开关芯片使用时，静电放电现象会导致器件损坏，造成电路功能失效，其中静电放电(electrostatic discharge,esd)现象是不同电位的两个物体在接触瞬间进行大量电荷转移，导致瞬态的大电流脉冲。

3、对于射频开关芯片，以硅为衬底的cmos工艺仍然是射频开关的主流制造工艺，该工艺以其超低的成本，优异的射频性能(低插损，高隔离，线性度好，高集成度)被广泛应用于无线通信系统中。

4、现有的基于以硅为衬底的cmos工艺制造的射频开关电路的示意图如图1所示，其包括多个并联的主开关通路1，每个主开关通路1上设有从开关通路2，主开关通路1本文档来自技高网...

【技术保护点】

1.一种提高ESD保护能力和隔离度的射频开关电路，其特征在于，包括第一开关支路、第二开关支路、第三开关支路和第四开关支路；

2.根据权利要求1所述的一种提高ESD保护能力和隔离度的射频开关电路，其特征在于，所述第一开关支路包括多个依次串联的MOS管M1，所述串联为每个前端MOS管M1的源极与后端MOS管M1的漏极电连接，首端MOS管M1的漏极为第一开关支路的第一连接端，尾端MOS管M1的源极为第一开关支路的第二连接端。

3.根据权利要求2所述的一种提高ESD保护能力和隔离度的射频开关电路，其特征在于，每个MOS管M1的栅极分别电连接有电阻R1，所有电阻R1背离MO...

【技术特征摘要】

1.一种提高esd保护能力和隔离度的射频开关电路，其特征在于，包括第一开关支路、第二开关支路、第三开关支路和第四开关支路；

2.根据权利要求1所述的一种提高esd保护能力和隔离度的射频开关电路，其特征在于，所述第一开关支路包括多个依次串联的mos管m1，所述串联为每个前端mos管m1的源极与后端mos管m1的漏极电连接，首端mos管m1的漏极为第一开关支路的第一连接端，尾端mos管m1的源极为第一开关支路的第二连接端。

3.根据权利要求2所述的一种提高esd保护能力和隔离度的射频开关电路，其特征在于，每个mos管m1的栅极分别电连接有电阻r1，所有电阻r1背离mos管m1的栅极的一端互相电连接。

4.根据权利要求1所述的一种提高esd保护能力和隔离度的射频开关电路，其特征在于，所述第二开关支路包括多个依次串联的mos管m2，所述串联为每个前端mos管m2的源极与后端mos管m2的漏极电连接，首端mos管m2的漏极为第二开关支路的第一连接端，尾端mos管m2的源极为第二开关支路的第二连接端。

5.根据权利要求4所述的一种提高esd保护能力和隔离度的射频开关电路，其特征在于，每个mos管m2的栅极分别电连接有电阻r2，所有电阻r2背离mos管m2的栅极的一端互相电连接。

6.根据权利要求1...

【专利技术属性】
技术研发人员：杨震，汪紫薇，丁佳佳，黄小妍，王贵来，郭天生，赵鹏，
申请(专利权)人：上海乾合微电子有限公司，
类型：发明
国别省市：