一种全综合多级注入小数分频锁相环制造技术

本发明专利技术公开了一种全综合多级注入小数分频锁相环，通过分频器、计数器、鉴频器和锁定检测电路得到数控环形振荡器的输出频率与目标频率之间的量化误差，并将量化误差反馈到数控环形振荡器动态调节其输出频率；鉴相器反馈结果给增益校准模块以改变DTC的增益并协助DTC得到参考时钟信号的延时信号，实现动态调节；注入窗口产生器根据锁定信号和多级注入选择器输出的注入级选择信号产生相应的注入窗口信号；在注入窗口信号的有效时刻，用延时信号替换数控环形振荡器的输出级，实现注入锁定。本发明专利技术在减小了DTC所需的延时范围的同时提高了线性度，能利用全综合的设计流程实现，增加了可移植性。

【技术实现步骤摘要】

本专利技术涉及数模混合集成电路领域，尤其涉及一种全综合多级注入小数分频锁相环。

技术介绍

1、随着半导体技术的不断发展，集成电路工艺的不断迭代，电路系统的规模、集成度等都在不断提高，集成电路设计厂商趋向于将复杂的功能集成到单硅片上，片上系统(system on chip，以下简称soc)得以迅速发展。随着平板电脑、智能手机、手表等soc下游应用的需求不断增加，产品的更新迭代日益加快，对于soc中的各个功能模块的面积、可移植性、开发周期和成本都提出了越来越高的要求。锁相环是soc中必不可少的电路模块，用于产生高频的时间脉冲或多相位的时钟信号等，提供给其他电路模块用以实现同步信号、调制解调等功能，是数据存储、数据传输、数据处理的重要前提和保证。

2、锁相环一般可以分为模拟锁相环和数字锁相环，它们的原理和功能基本相同，都是通过分频、鉴相、反馈来把输出相位和输入相位相比较的反馈系统电路，具有跟随输入信号相位、产生相应频率时钟和频率综合的能力。其中，全综合锁相环是数字锁相环的一种特殊形式，即可以利用数字集成电路设计的基本流程来进行后端设计，完成版图。作为本文档来自技高网...

【技术保护点】

1.一种全综合多级注入小数分频锁相环，其特征在于，包括：数控环形振荡器、锁频环路、注入锁定环路；所述数控环形振荡器具有多级注入级和对应的输出级；所述锁频环路包括：分频器、计数器、鉴频器、数字环路滤波器、锁定检测电路；所述注入锁定环路包括：Δ∑调制器、增益校准模块、数字时间转换器、多级注入选择器、注入窗口产生器；

2.根据权利要求1所述的全综合多级注入小数分频锁相环，其特征在于，所述分频器采用特定分频比将参考时钟信号进行分频，所述分频比根据需求设置。

3.根据权利要求1所述的全综合多级注入小数分频锁相环，其特征在于，所述数字环路滤波器包括比例路径和积分路径，所述量化...

【技术特征摘要】

1.一种全综合多级注入小数分频锁相环，其特征在于，包括：数控环形振荡器、锁频环路、注入锁定环路；所述数控环形振荡器具有多级注入级和对应的输出级；所述锁频环路包括：分频器、计数器、鉴频器、数字环路滤波器、锁定检测电路；所述注入锁定环路包括：δ∑调制器、增益校准模块、数字时间转换器、多级注入选择器、注入窗口产生器；

2.根据权利要求1所述的全综合多级注入小数分频锁相环，其特征在于，所述分频器采用特定分频比将参考时钟信号进行分频，所述分频比根据需求设置。

3.根据权利要求1所述的全综合多级注入小数分频锁相环，其特征在于，所述数字环路滤波器包括比例路径和积分路径，所述量化误差分别经过比例路径和积分路径后，两条路径的运算结果相加得到数控环形振荡器的控制字，作为数字环路滤波器的输出。

4.根据权利要求1所述的全综合多级注入小数分频锁相环，其特征在于，所述数字时间转换器由单位延时单元构成，由二进制码或温度计码控制。

5.根据权利要求1所述的全综合多级注入小数分频锁相环，其特征在于，所述注入窗口产生器包含d触发器及与非门...

【专利技术属性】
技术研发人员：高翔，高鲁瑶，
申请(专利权)人：浙江大学，
类型：发明
国别省市：