半导体元件及其制作方法技术

技术编号:43452607 阅读:19 留言:0更新日期:2024-11-27 12:54
本发明专利技术公开一种半导体元件及其制作方法,其中该半导体元件包含一基底,一高压晶体管设置在基底的高压区内,其中高压晶体管包含一第一栅极介电层设置在基底上,一第一栅极电极设置在第一栅极介电层上,一第一源极/漏极掺杂区和一第二源极/漏极掺杂区分别设置于第一栅极电极两侧的基底中,一第一金属硅化物覆盖并接触第一源极/漏极掺杂区,一第二金属硅化物覆盖并接触第二源极/漏极掺杂区,一第一导电板穿透第一金属硅化物并接触第一源极/漏极掺杂区以及一第二导电板穿透第二金属硅化物并接触第二源极/漏极掺杂区。

【技术实现步骤摘要】

本专利技术涉及一种高压晶体管,特别是涉及在高压晶体管的源极/漏极掺杂区上设置金属硅化物层的高压晶体管。


技术介绍

1、以目前的半导体技术水准,业界已能将控制电路、存储器、低压操作电路以及高压操作电路及元件同时整合制作在单一芯片上,由此降低成本,同时提高操作效能,其中如垂直扩散金属氧化物半导体(vertical double-diffusion metal-oxide-semiconductor,vdmos)、绝缘栅极双载流子晶体管(insulated gate bipolar transistor,igbt)以及横向扩散金属氧化物半导体(lateral-diffusion metal-oxide-semiconductor,ldmos)等制作在芯片内的高压元件,由于具有较佳的切换效率(power switching efficiency),因此又较常被应用。如熟悉该项技艺者所知,前述的高压元件往往被要求能够承受较高的击穿电压,并且能在较低的阻值下操作。

2、另外随着元件尺寸持续地缩小,现有平面式(planar)场效晶体管元件的发展已面临制作工艺本文档来自技高网...

【技术保护点】

1.一种半导体元件,包含:

2.如权利要求1所述的半导体元件,其中在该第一源极/漏极掺杂区上仅有该第一导电板穿透该第一金属硅化物,没有其它导电元件穿透该第一金属硅化物。

3.如权利要求1所述的半导体元件,其中第一方向和该第一栅极电极的长边平行,第二方向和该第一栅极电极的短边平行,第三方向和该第一栅极电极的短边平行并且和该第二方向相反。

4.如权利要求3所述的半导体元件,其中该第一导电板沿着该第一方向和该第一金属硅化物的边缘的最短距离介于10至90纳米之间。

5.如权利要求3所述的半导体元件,其中该第一导电板沿着该第二方向和该第一金属硅化物的...

【技术特征摘要】

1.一种半导体元件,包含:

2.如权利要求1所述的半导体元件,其中在该第一源极/漏极掺杂区上仅有该第一导电板穿透该第一金属硅化物,没有其它导电元件穿透该第一金属硅化物。

3.如权利要求1所述的半导体元件,其中第一方向和该第一栅极电极的长边平行,第二方向和该第一栅极电极的短边平行,第三方向和该第一栅极电极的短边平行并且和该第二方向相反。

4.如权利要求3所述的半导体元件,其中该第一导电板沿着该第一方向和该第一金属硅化物的边缘的最短距离介于10至90纳米之间。

5.如权利要求3所述的半导体元件,其中该第一导电板沿着该第二方向和该第一金属硅化物的边缘的最短距离介于10至90纳米之间。

6.如权利要求3所述的半导体元件,其中该第一导电板沿着该第三方向和该第一栅极电极之间的最短距离介于350至1050纳米之间。

7.如权利要求1所述的半导体元件,其中各该浅沟槽隔离的深度小于该第一深沟槽隔离的深度。

8.如权利要求1所述的半导体元件,其中该第一源极/漏极掺杂区和该第二源极/漏极掺杂区内都没有外延层。

9.如权利要求1所述的半导体元件,其中该高压晶体管的电压为40伏特。

10.如权利要求1所述的半导体元件,还包含第一外延层和第二外延层分别埋入于该第二栅极电极两侧的该鳍状结构中。

11.一种半导体元件的制作方法,包含:

12.如权...

【专利技术属性】
技术研发人员:陈信贤薛胜元曾坤赐李国兴康智凯
申请(专利权)人:联华电子股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1