【技术实现步骤摘要】
本申请涉及芯片，特别涉及一种时钟逻辑处理方法、集成电路的时钟树结构及设备。
技术介绍
1、随着集成电路的发展，芯片规模越来越大，顶层(top)时钟树也将越来越大，送给各模块的时钟延时也会越来越长，从而受抖动(jitter)/不确定性(uncertainty)的影响也越来越大，进而影响芯片整体性能的提升。
2、现有技术中，在设计顶层(top)时钟树时，主要是通过牺牲时钟延时(clocklatency)来进行时钟树的规划。
3、因此，现有时钟树的规划会影响芯片整体性能的提升。
技术实现思路
1、本申请的目的在于，针对上述现有技术中的不足，提供一种时钟逻辑处理方法、集成电路的时钟树结构及设备，可以提升目标集成电路的整体性能。
2、为实现上述目的，本申请实施例采用的技术方案如下：
3、第一方面，本专利技术提供一种时钟逻辑处理方法，所述方法包括：
4、获取目标集成电路的多个复用逻辑模块，所述复用逻辑模块包括多个逻辑元件；
5、基...
【技术保护点】
1.一种时钟逻辑处理方法，其特征在于，所述方法包括：
2.根据权利要求1所述的方法，其特征在于，所述输入时钟线到各所述复用逻辑模块中各所述时钟端口的时钟路径的长度相同，且公共时钟路径最长。
3.根据权利要求1所述的方法，其特征在于，所述基于配置指令，配置各所述复用逻辑模块包括至少两个时钟端口，包括：
4.根据权利要求3所述的方法，其特征在于，所述复用逻辑模块中配置有时钟逻辑，两个所述时钟端口均用于向所述时钟逻辑输送时钟信号。
5.根据权利要求3所述的方法，其特征在于，非目标时钟端口被配置为保持浮空或接入预设电平。
...【技术特征摘要】
1.一种时钟逻辑处理方法，其特征在于，所述方法包括：
2.根据权利要求1所述的方法，其特征在于，所述输入时钟线到各所述复用逻辑模块中各所述时钟端口的时钟路径的长度相同，且公共时钟路径最长。
3.根据权利要求1所述的方法，其特征在于，所述基于配置指令，配置各所述复用逻辑模块包括至少两个时钟端口，包括：
4.根据权利要求3所述的方法，其特征在于，所述复用逻辑模块中配置有时钟逻辑，两个所述时钟端口均用于向所述时钟逻辑输送时钟信号。
5.根据权利要求3所述的方法，其特征在于，非目标时钟端口被配置为保持浮空或接入预设电平。
6.根据权利要求3所述的方法，其特征在于，两个所述时钟端口分别设置在所述复用逻辑模块的相对两侧。
7.根据权利要求3所述的方法，其特征在于，各所述复用逻辑模块在所述目标集成电路中的排列方向相同。
8.根据权利要求1所述的方法，其特征在于，所述基于配置指令，配置各所述复用逻辑模块包括至少两个时钟端口，包括：
9.根据权利要求8所述的方法，其特征在于，所述目标集成电路中，每一行或每一列的复用逻辑模块相同，且所述第一初始复用逻辑模块、所述第二初始复用逻辑模块按行交叉配置或按列交叉配置。
10.根据权利要求1所述的方法，其特征在于，所述根据各所述时钟端口在所述复用逻辑模块中的位置，确定各所述复用逻辑模块的输入时钟线的路径走向，包括：
11.根据权利要求1-10任一项所述的方法，其特征在于，所述获取目标集成电路的多个复用逻辑模块，包括：
12.一种集成电路的时钟树结构，其特征在于，包括：目标集成电路...
【专利技术属性】
技术研发人员：蒋剑锋，
申请(专利权)人：飞腾信息技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。