一种支持SSC的SerDes CDR电路制造技术

本申请提供了一种支持SSC的SerDes CDR电路，该电路包括数据采样器、相位检测器、频率误差滤波器、相位误差滤波器、相位内插器和锁相环，相位检测器与频率误差滤波器、锁相环连接组成一频率环路，频率误差滤波器通过输出编码用来控制锁相环的工作频率；相位检测器与相位误差滤波器、相位内插器连接组成一相位环路，相位误差滤波器通过输出编码用来控制相位内插器输出的采样时钟的相位。本申请将频率跟踪和相位跟踪分为不同的环路来实现，使得频率跟踪和相位跟踪分离，可以降低环路的设计难度，提高环路的跟踪性能。

【技术实现步骤摘要】

本申请属于通信，特别涉及一种支持ssc的serdes cdr电路。

技术介绍

1、计算机技术的广泛应用和高性能计算需求的不断增加，推动了高速数据传输技术的快速发展。pcie协议(peripheral component interface express，总线和接口标准)是计算机技术中最为关键的接口协议之一，随着高速数据传输技术的不断发展，pcie也在持续地不断演进。

2、而随着pcie协议速率的提升，ssc功能的实现难度也越来越大，从某种程度上说，也成为了pcie协议电路设计的一个重要的瓶颈。

技术实现思路

1、本申请的目的在于提供一种支持ssc的serdes cdr电路，旨在解决降低环路的设计难度，提高环路的跟踪性能。

2、本申请提供了一种支持ssc的serdes cdr电路，包括数据采样器、相位检测器、频率误差滤波器、相位误差滤波器、相位内插器和锁相环，其中，所述数据采样器用于对输入数据进行afe(aanlog front end，模拟前端)补偿和数据采样；</p>

3、所述本文档来自技高网...

【技术保护点】

1.一种支持SSC的SerDes CDR电路，其特征在于，包括数据采样器、相位检测器、频率误差滤波器、相位误差滤波器、相位内插器和锁相环，其中，

2.如权利要求1所述的支持SSC的SerDes CDR电路，其特征在于，所述频率误差滤波器通过输出编码用来控制所述锁相环的工作频率。

3.如权利要求1所述的支持SSC的SerDes CDR电路，其特征在于，所述相位误差滤波器通过输出编码用来控制相位内插器输出的采样时钟的相位。

4.如权利要求1所述的支持SSC的SerDes CDR电路，其特征在于，所述频率环路和所述相位环路具备不同的环路带宽，所述频率环路和所...

【技术特征摘要】

1.一种支持ssc的serdes cdr电路，其特征在于，包括数据采样器、相位检测器、频率误差滤波器、相位误差滤波器、相位内插器和锁相环，其中，

2.如权利要求1所述的支持ssc的serdes cdr电路，其特征在于，所述频率误差滤波器通过输出编码用来控制所述锁相环的工作频率。

3.如权利要求1所述的支持ssc的serdes cdr电路，其特征在于，所述相位误差滤波器通过输出编码用来控制相位内插器输出的采样时钟的相位。

4.如权利要求1所述的支持ssc的serdes cdr电路，其特征在于，所述频率环路和所述相位环路具备不同的环路带宽，所述频率环路和所述相位环路的环路带宽相差1～2数量级。

5.如权利要求4所述的支持ssc的serdes cdr电路，其特征在于，所述频率误差滤波器为二阶pi数字滤波器，所述相位误差滤波器为一阶数字滤波器。

<...

【专利技术属性】
技术研发人员：刘志惠，刘磊，李凯，刘少华，陈兴生，
申请(专利权)人：无锡众星微系统技术有限公司，
类型：发明
国别省市：