一种静电放电防护结构及静电放电防护电路制造技术

本申请提供了一种静电放电防护结构及静电放电防护电路，位于衬底一侧的中间半导体层；中间半导体层包括第一阱区和分别位于第一阱区两端的第一N型重掺杂区和第一P型重掺杂区，第一N型重掺杂区用于连接电源负极，第一P型重掺杂区用于连接电源正极；位于中间半导体层远离衬底一侧的第一埋氧层；位于第一埋氧层远离衬底一侧的顶层半导体层；顶层半导体层包括第二阱区和分别位于第二阱区两端的第二重掺杂区；第二重掺杂区分别用于连接电源负极和电源正极；位于顶层半导体层的第二阱区远离衬底一侧的半导体材料层。通过金属‑氧化物半导体场效应晶体管和二极管的并联，在相同芯片面积的情况下，可增加电流泄放能力，提升该器件结构静电放电鲁棒性。

【技术实现步骤摘要】

本申请涉及半导体，特别涉及一种静电放电防护结构及静电放电防护电路。

技术介绍

1、静电在自然界时刻都存在，当芯片的外部环境或者芯片内部累积的静电荷，通过芯片的管脚流入或流出芯片内部时，瞬间产生的电流(峰值可达数安培)或电压，就会损坏集成电路，使芯片功能失效。

2、有效的esd(electro-static discharge，静电放电)防护器件能在静电事件中快速开启，泄放安培级别电流，同时箍位端口或者电源/地之间的电压至核心电路击穿电压以下，达到保护核心电路不受静电损伤的目的，而在电路正常工作时，esd防护器件必须处于关闭状态，不影响电路的功能。

3、mosfet(metal-oxide-semiconductor field-effect transistor，金属-氧化物半导体场效应晶体管)是一种常用来做esd防护器件的结构，利用其寄生发射极电流集边效应可以实现对esd电流的泄放。为了解决soi(绝缘体上硅，silicon-on-insulator)电路的esd防护问题，相关技术采用了对用来做esd防护器件的mos结构进行sab本文档来自技高网...

【技术保护点】

1.一种静电放电防护结构，其特征在于，包括：

2.根据权利要求1所述的结构，其特征在于，还包括：

3.根据权利要求2所述的结构，其特征在于，所述第一埋氧层和所述第二埋氧层的材料包括氧化硅。

4.根据权利要求1-3任意一项所述的结构，其特征在于，所述半导体材料层的材料包括单晶硅。

5.根据权利要求1-3任意一项所述的结构，其特征在于，所述第二重掺杂区包括第二N型重掺杂区或第二P型重掺杂区。

6.一种静电放电防护电路，其特征在于，包括如权利要求1-5任意一项所述的结构，所述电路包括：

7.根据权利要求6所述的电路，其特征...

【技术特征摘要】

1.一种静电放电防护结构，其特征在于，包括：

2.根据权利要求1所述的结构，其特征在于，还包括：

3.根据权利要求2所述的结构，其特征在于，所述第一埋氧层和所述第二埋氧层的材料包括氧化硅。

4.根据权利要求1-3任意一项所述的结构，其特征在于，所述半导体材料层的材料包括单晶硅。

5.根据权利要求1-3任意一项所述的结构，其特征在于，所述第二重掺杂区包括第二n型重掺杂区或第二p型重掺...

【专利技术属性】
技术研发人员：李晓静，李多力，李江江，王家佳，段亚驰，王磊，李博，叶甜春，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：