【技术实现步骤摘要】
本专利技术涉及显示，尤其涉及一种显示基板和显示装置。
技术介绍
1、屏下摄像头技术(英文：full display with camera，简称：fdc)是将前置摄像头隐藏于显示屏下，且该设置有摄像头的区域能够正常显示画面，完全消除了显示产品中的刘海和边框，从而实现真正意义上的全屏显示。但是显示产品在采用这种技术时，容易出现显示亮度不均匀的问题。
技术实现思路
1、本专利技术的目的在于提供一种显示基板和显示装置，用于解决采用屏下摄像头技术的显示产品，容易出现显示亮度不均匀的问题。
2、为了实现上述目的，本专利技术提供如下技术方案：
3、本专利技术的第一方面提供一种显示基板，包括衬底基板，所述衬底基板包括第一显示区和第二显示区；所述显示基板还包括：多个第一子像素，多个第二子像素和多个虚拟子像素驱动电路；所述第一子像素和所述虚拟子像素驱动电路位于所述第一显示区，所述第一子像素包括相耦接的第一子像素驱动电路和第一发光元件；所述第二子像素包括位于所述第二显示区的第二发光元件；所述多个虚拟子像素驱动电路包括多个目标虚拟子像素驱动电路和多个非目标虚拟子像素驱动电路，部分所述目标虚拟子像素驱动电路通过导电连接线与对应的所述第二发光元件耦接；
4、所述多个第一子像素包括的多个第一子像素驱动电路中，能够划分为多个第一目标子像素驱动电路和多个第一非目标子像素驱动电路；所述多个目标虚拟子像素驱动电路，能够与所述多个第一目标子像素驱动电路共同划分为多行目标驱动电路行，每
5、所述显示基板还包括多条第一目标扫描线和多条第一非目标扫描线，所述第一目标扫描线与对应的目标驱动电路行中的各所述目标虚拟子像素驱动电路和各所述第一目标子像素驱动电路分别耦接；所述第一非目标扫描线与对应的非目标驱动电路行中的各所述非目标虚拟子像素驱动电路和各所述第一非目标子像素驱动电路分别耦接；
6、所述导电连接线在所述衬底基板上的正投影与所述第一目标扫描线在所述衬底基板上的正投影至少部分交叠；
7、所述目标驱动电路行包括的至少部分子像素驱动电路中驱动晶体管的栅极被配置为：结束充电后与所述非目标驱动电路行包括的至少部分子像素驱动电路中驱动晶体管的栅极具有大致相同的电位。
8、可选的，所述显示基板包括数据线和电源线；
9、至少部分所述第一目标子像素驱动电路和/或至少部分所述目标虚拟子像素驱动电路包括：
10、所述驱动晶体管和数据写入晶体管，所述数据写入晶体管的第一极与对应的所述数据线耦接，所述数据写入晶体管的第二极与所述驱动晶体管的第一极耦接；
11、第一补偿图形和第二补偿图形，所述第一补偿图形与所述驱动晶体管的第一极耦接，所述第二补偿图形与对应的所述电源线耦接，所述第一补偿图形在所述衬底基板上的正投影与所述第二补偿图形在所述衬底基板上的正投影至少部分交叠。
12、可选的，所述数据写入晶体管包括第四有源层，所述第四有源层包括有源主体部和有源突出部，所述有源主体部沿第一方向延伸，所述有源突出部沿第二方向突出于所述有源主体部；所述第一方向与所述第二方向相交；
13、所述第一补偿图形与所述有源突出部耦接，所述第一补偿图形位于所述有源突出部背向所述衬底基板的一侧。
14、可选的，所述显示基板包括沿远离所述衬底基板的方向依次层叠设置的遮光层，有源层，第一栅金属层，第二栅金属层，第一源漏金属层，补偿源漏金属层和第二源漏金属层，所述第一补偿图形与所述第一源漏金属层同层同材料设置。
15、可选的，所述第二补偿图形与其耦接的所述电源线形成为一体结构。
16、可选的，至少部分所述第一目标子像素驱动电路和/或至少部分所述目标虚拟子像素驱动电路还包括：存储电容，所述存储电容包括相对设置的第一极板和第二极板，所述第一极板位于所述衬底基板和所述第二极板之间；
17、所述第二极板在所述衬底基板上的正投影与所述有源突出部在所述衬底基板上的正投影部分交叠；或者，所述第二极板在所述衬底基板上的正投影与所述有源突出部在所述衬底基板上的正投影不交叠。
18、可选的，所述第二极板在所述衬底基板上的正投影，与所述第一补偿图形在所述衬底基板上的正投影至少部分交叠。
19、可选的，所述第一目标扫描线形成的耦合电容，与所述第一非目标扫描线形成的耦合电容之间的差值a满足：a≤80ff。
20、可选的，a≤60ff；或者，a≤30ff。
21、可选的，所述显示基板还包括遮光层；所述第一目标扫描线在所述衬底基板上的正投影与所述遮光层在所述衬底基板上的正投影具有第一交叠面积；所述第一非目标扫描线在所述衬底基板上的正投影与所述遮光层在所述衬底基板上的正投影具有第二交叠面积；所述第一交叠面积小于所述第二交叠面积。
22、可选的，在至少一个第一目标子像素驱动电路布局区和/或在至少一个目标虚拟子像素驱动电路布局区中，所述第一目标扫描线的面积，小于在一个第一非目标子像素驱动电路布局区和/或一个非目标虚拟子像素驱动电路布局区中所述第一非目标扫描线的面积。
23、可选的，至少部分所述第一目标子像素驱动电路，至少部分所述目标虚拟子像素驱动电路，以及所述第一非目标子像素驱动电路和所述非目标虚拟子像素驱动电路均包括数据写入晶体管，所述数据写入晶体管包括第四有源层；
24、所述第一目标扫描线包括第一目标主体部和第一目标突出部，所述第一目标主体部包括沿第二方向延伸的至少部分，所述第一目标突出部沿第一方向突出于所述第一目标主体部，所述第一方向与所述第二方向相交；
25、所述第一非目标扫描线包括第一非目标主体部和第一非目标突出部，所述第一非目标主体部包括沿所述第二方向延伸的至少部分，所述第一非目标突出部沿所述第一方向突出于所述第一非目标主体部；
26、所述第一目标突出部在所述衬底基板上的正投影，与其所属的子像素驱动电路布局区中的第四有源层在所述衬底基板上的正投影至少部分交叠；所述第一非目标突出部在所述衬底基板上的正投影，与其所属的子像素驱动电路布局区中的第四有源层在所述衬底基板上的正投影至少部分交叠；
27、所述第一目标突出部的面积小于所述第一非目标突出部的面积。
28、可选的，沿所述第二方向所述第一目标突出部的宽度小于所述第一非目标突出部的宽度。
29、可选的，所述第一目标子像素驱动电路，所述目标虚拟子像素驱动电路，所述第一非目标子像素驱动电路，以及所述非目标虚拟子像素驱动电路均包括：存储电容，所述存储电容包括相对设置的第一极板和第二极板，所述第一极板位于所述衬底基板和所述第二极板之间；...
【技术保护点】
1.一种显示基板，其特征在于，包括衬底基板，所述衬底基板包括第一显示区和第二显示区，所述第一显示区至少位于所述第二显示区的一侧；所述显示基板还包括：多个第一子像素，多个第二子像素和多个虚拟子像素驱动电路；所述第一子像素和所述虚拟子像素驱动电路位于所述第一显示区，所述第一子像素包括相耦接的第一子像素驱动电路和第一发光元件；所述第二子像素包括位于所述第二显示区的第二发光元件；所述多个虚拟子像素驱动电路包括多个目标虚拟子像素驱动电路和多个非目标虚拟子像素驱动电路，部分所述目标虚拟子像素驱动电路通过导电连接线与对应的所述第二发光元件耦接；
2.根据权利要求1所述的显示基板，其特征在于，所述显示基板包括数据线和电源线；
3.根据权利要求2所述的显示基板，其特征在于，所述数据写入晶体管包括第四有源层，所述第四有源层包括有源主体部和有源突出部，所述有源主体部沿第一方向延伸，所述有源突出部沿第二方向突出于所述有源主体部；所述第一方向与所述第二方向相交；
4.根据权利要求3所述的显示基板，其特征在于，所述显示基板包括沿远离所述衬底基板的方向依次层叠设置的遮光层，
5.根据权利要求3所述的显示基板，其特征在于，所述第二补偿图形与其耦接的所述电源线形成为一体结构。
6.根据权利要求3所述的显示基板，其特征在于，至少部分所述第一目标子像素驱动电路和/或至少部分所述目标虚拟子像素驱动电路还包括：存储电容，所述存储电容包括相对设置的第一极板和第二极板，所述第一极板位于所述衬底基板和所述第二极板之间；
7.根据权利要求3所述的显示基板，其特征在于，所述第二极板在所述衬底基板上的正投影，与所述第一补偿图形在所述衬底基板上的正投影至少部分交叠。
8.根据权利要求1所述的显示基板，其特征在于，所述第一目标扫描线形成的耦合电容，与所述第一非目标扫描线形成的耦合电容之间的差值A满足：A≤80fF。
9.根据权利要求8所述的显示基板，其特征在于，A≤60fF；或者，A≤30fF。
10.根据权利要求8所述的显示基板，其特征在于，所述显示基板还包括遮光层；所述第一目标扫描线在所述衬底基板上的正投影与所述遮光层在所述衬底基板上的正投影具有第一交叠面积；所述第一非目标扫描线在所述衬底基板上的正投影与所述遮光层在所述衬底基板上的正投影具有第二交叠面积；所述第一交叠面积小于所述第二交叠面积。
11.根据权利要求8所述的显示基板，其特征在于，在至少一个第一目标子像素驱动电路布局区和/或在至少一个目标虚拟子像素驱动电路布局区中，所述第一目标扫描线的面积，小于在一个第一非目标子像素驱动电路布局区和/或一个非目标虚拟子像素驱动电路布局区中所述第一非目标扫描线的面积。
12.根据权利要求11所述的显示基板，其特征在于，至少部分所述第一目标子像素驱动电路，至少部分所述目标虚拟子像素驱动电路，以及所述第一非目标子像素驱动电路和所述非目标虚拟子像素驱动电路均包括数据写入晶体管，所述数据写入晶体管包括第四有源层；
13.根据权利要求12所述的显示基板，其特征在于，沿所述第二方向所述第一目标突出部的宽度小于所述第一非目标突出部的宽度。
14.根据权利要求12所述的显示基板，其特征在于，所述第一目标子像素驱动电路，所述目标虚拟子像素驱动电路，所述第一非目标子像素驱动电路，以及所述非目标虚拟子像素驱动电路均包括：存储电容，所述存储电容包括相对设置的第一极板和第二极板，所述第一极板位于所述衬底基板和所述第二极板之间；
15.根据权利要求8所述的显示基板，其特征在于，至少部分所述第一非目标子像素驱动电路和/或至少部分非目标虚拟子像素驱动电路包括：
16.根据权利要求15所述的显示基板，其特征在于，在最靠近所述第二显示区的至少两行非目标驱动电路行中，沿第一方向，且沿远离所述第一显示区的方向，所述第三交叠面积逐渐变大。
17.根据权利要求15所述的显示基板，其特征在于，所述第三补偿图形与所述第一导电连接部形成为一体结构。
18.根据权利要求2所述的显示基板，其特征在于，所述显示基板包括电源线；所述第一目标子像素驱动电路，所述目标虚拟子像素驱动电路和所述第一非目标子像素驱动电路均包括：存储电容和驱动晶体管，所述存储电容的第一极板与所述驱动晶体管的栅极耦接，所述存储电容的第二极板与对应的电源线耦接；
19.根据权利要求18所述的显示基板，其特征在于，至少部分所述...
【技术特征摘要】
1.一种显示基板，其特征在于，包括衬底基板，所述衬底基板包括第一显示区和第二显示区，所述第一显示区至少位于所述第二显示区的一侧；所述显示基板还包括：多个第一子像素，多个第二子像素和多个虚拟子像素驱动电路；所述第一子像素和所述虚拟子像素驱动电路位于所述第一显示区，所述第一子像素包括相耦接的第一子像素驱动电路和第一发光元件；所述第二子像素包括位于所述第二显示区的第二发光元件；所述多个虚拟子像素驱动电路包括多个目标虚拟子像素驱动电路和多个非目标虚拟子像素驱动电路，部分所述目标虚拟子像素驱动电路通过导电连接线与对应的所述第二发光元件耦接；
2.根据权利要求1所述的显示基板，其特征在于，所述显示基板包括数据线和电源线；
3.根据权利要求2所述的显示基板，其特征在于，所述数据写入晶体管包括第四有源层，所述第四有源层包括有源主体部和有源突出部，所述有源主体部沿第一方向延伸，所述有源突出部沿第二方向突出于所述有源主体部；所述第一方向与所述第二方向相交；
4.根据权利要求3所述的显示基板，其特征在于，所述显示基板包括沿远离所述衬底基板的方向依次层叠设置的遮光层，有源层，第一栅金属层，第二栅金属层，第一源漏金属层，补偿源漏金属层和第二源漏金属层，所述第一补偿图形与所述第一源漏金属层同层同材料设置。
5.根据权利要求3所述的显示基板，其特征在于，所述第二补偿图形与其耦接的所述电源线形成为一体结构。
6.根据权利要求3所述的显示基板，其特征在于，至少部分所述第一目标子像素驱动电路和/或至少部分所述目标虚拟子像素驱动电路还包括：存储电容，所述存储电容包括相对设置的第一极板和第二极板，所述第一极板位于所述衬底基板和所述第二极板之间；
7.根据权利要求3所述的显示基板，其特征在于，所述第二极板在所述衬底基板上的正投影，与所述第一补偿图形在所述衬底基板上的正投影至少部分交叠。
8.根据权利要求1所述的显示基板，其特征在于，所述第一目标扫描线形成的耦合电容，与所述第一非目标扫描线形成的耦合电容之间的差值a满足：a≤80ff。
9.根据权利要求8所述的显示基板，其特征在于，a≤60ff；或者，a≤30ff。
10.根据权利要求8所述的显示基板，其特征在于，所述显示基板还包括遮光层；所述第一目标扫描线在所述衬底基板上的正投影与所述遮光层在所述衬底基板上的正投影具有第一交叠面积；所述第一非目标扫描线在所述衬底基板上的正投影与所述遮光层在所述衬底基板上的正投影具有第二交叠面积；所述第一交叠面积小于所述第二交叠面积。
11.根据权利要求8所述的显示基板，其特征在于，在至少一个第一目标子像素驱动电路布局区和/或在至少一个目标虚拟子像素驱动电路布局区中，所述第一目标扫描线的面积，小于在一个第一非目标子像素驱动电路布局区和/或一个非目标虚拟子像素驱动电路布局区中所述第一非目标扫描线的面积。
12.根据权利要求11所述的显示基板，其特征在于，至少部分所述第一目标子像素驱动电路，至少部分所述目标虚拟子像素驱动电路，以及所述第一非目标子像素驱动电路和所述非目标虚拟子像素驱动电路均包括数据写入晶体管，所述数据写入晶体管包括第四有源层；
13.根据权利要求12所述的显示基板，其特征在于，沿所述第二方向所述第一目标突出部的宽度小于所述第一非目标突出部的宽度。
14.根据权利要求12所述的显示基板，其特征在于，所述第一目标子像素驱动电路，所述目标虚拟子像素驱动电路，所述第一非目标子像素驱动电路，以及所述非目标虚拟子像素驱动电路均包括：存储电容，所述存储电容包括相对设置的第一极板和第二极板，所述第一极板位于所述衬底基...
【专利技术属性】
技术研发人员：王彬艳，刘聪，宋江，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。