【技术实现步骤摘要】
本专利技术涉及半导体，尤其涉及一种屏蔽栅沟槽mosfet和一种功率器件。
技术介绍
1、随着电子消费产品需求的增长，功率mosfet器件的需求越来越大，例如磁盘驱动，汽车电子以及功率器件等等方面。沟槽型mosfet(trench mos)由于其器件的集成度较高，导通电阻较低，具有较低的栅-漏电荷密度、较大的电流容量，因而具备较低的开关损耗和较快的开关速度，被广泛地应用在低压功率领域。
2、但是现有技术并未有明显的技术方案能够使得功率mosfet器件同时获得高击穿电压和低导通电阻，并且实现在高击穿电压和低导通电阻之间相互平衡。
技术实现思路
1、因此，为克服以上现有技术的至少部分缺陷和不足，本专利技术实施例提出了一种屏蔽栅沟槽mosfet，能够使得屏蔽栅沟槽mosfet的导通电阻降低，从而提升器件的效率和性能。
2、一方面，本专利技术实施例提出的一种屏蔽栅沟槽mosfet，包括：衬底、外延层、第一沟槽、第二沟槽、氧化层、源极多晶硅层和栅极多晶硅层；其中，所述衬底的一侧上设置有外延层；所述外延层内形成有所述第一沟槽和所述第二沟槽，所述第一沟槽与所述第二沟槽间隔设置，所述第一沟槽和所述第二沟槽沿所述外延层的厚度方向延伸；所述第一沟槽内设置有所述氧化层、所述源极多晶硅层和所述栅极多晶硅层，其中，所述氧化层包裹所述源极多晶硅层，以将所述源极多晶硅层与所述栅极多晶硅层和所述外延层隔离；所述第二沟槽内设置有所述氧化层和所述栅极多晶硅层，所述栅极多晶硅层设置在所述氧化层上；
3、在本专利技术的一个实施例中，所述屏蔽栅沟槽mosfet还包括表面金属层，所述表面金属层设置在所述外延层远离所述衬底的一侧，所述外延层内形成有接触孔；所述接触孔位于所述第一沟槽和所述第二沟槽之间，所述接触孔内填充有所述表面金属层。
4、在本专利技术的一个实施例中，所述接触孔的深度为0.2-0.5微米，所述接触孔的宽度为0.05-0.5微米。
5、在本专利技术的一个实施例中，所述栅极多晶硅层远离所述衬底的表面的高度低于所述外延层远离所述衬底的表面的高度。
6、在本专利技术的一个实施例中，所述外延层远离所述衬底的表面与所述栅极多晶硅层远离所述衬底的表面之间的间距为500-1500埃。
7、在本专利技术的一个实施例中，所述第一沟槽内的栅极多晶硅层与所述第二沟槽内的栅极多晶硅层相对应，且所述第一沟槽内的栅极多晶硅层与所述第二沟槽内的栅极多晶硅层高度相同。
8、在本专利技术的一个实施例中，所述第二沟槽的深度为0.2-1.5微米。
9、在本专利技术的一个实施例中，所述第二沟槽的宽度为0.1-2微米
10、在本专利技术的一个实施例中，所述第一沟槽的深度为2-10微米。
11、另一方面，本专利技术实施例提供的一种功率器件，包括：如上所述的屏蔽栅沟槽mosfet。
12、由上可知，本专利技术上述技术特征可以具有如下有益效果：本申请通过设置第一沟槽和第二沟槽，所述第一沟槽穿过所述源区和所述阱区并延伸至邻近所述衬底处，所述第二沟槽穿过所述源区和所述阱区延伸至所述阱区靠近所述衬底的一侧表面上，也即第一沟槽的深度超过第二沟槽的深度，当器件栅电极施加电压时，第一沟槽内的栅极多晶硅层与第二沟槽内的栅极多晶硅层同时达到mosfet开启电压。第一沟槽内的栅极多晶硅层附近的沟槽侧壁形成导电通道，同时第二沟槽内的栅极多晶硅层附近的沟槽侧壁同样形成导电通道。因此，施加栅电极电压，器件开启时导电通道密度增加一倍，从而达到降低屏蔽栅沟槽mosfet的沟道电阻的目的，从而降低器件的导通阻抗，提升器件的效率和性能。
本文档来自技高网...【技术保护点】
1.一种屏蔽栅沟槽MOSFET(10)，其特征在于，包括：
2.根据权利要求1所述的屏蔽栅沟槽MOSFET(10)，其特征在于，所述屏蔽栅沟槽MOSFET(10)还包括表面金属层(160)，所述表面金属层(160)设置在所述外延层(101)远离所述衬底(100)的一侧，所述外延层内(101)形成有接触孔(150)；所述接触孔(150)位于所述第一沟槽(111)和所述第二沟槽(112)之间，所述接触孔(150)内填充有所述表面金属层(160)。
3.根据权利要求2所述的屏蔽栅沟槽MOSFET(10)，其特征在于，所述接触孔(150)的深度为0.2-0.5微米，所述接触孔(150)的宽度为0.05-0.5微米。
4.根据权利要求1所述的屏蔽栅沟槽MOSFET(10)，其特征在于，所述栅极多晶硅层(140)远离所述衬底(100)的表面的高度低于所述外延层(101)远离所述衬底(100)的表面的高度。
5.根据权利要求4所述的屏蔽栅沟槽MOSFET(10)，其特征在于，所述外延层(101)远离所述衬底(100)的表面与所述栅极多晶硅层(14
6.根据权利要求5所述的屏蔽栅沟槽MOSFET(10)，其特征在于，所述第一沟槽(111)内的栅极多晶硅层(140)与所述第二沟槽(112)内的栅极多晶硅层(140)相对应，且所述第一沟槽(111)内的栅极多晶硅层(140)与所述第二沟槽(112)内的栅极多晶硅层(140)高度相同。
7.根据权利要求1-6中任一项所述的屏蔽栅沟槽MOSFET(10)，其特征在于，所述第二沟槽(112)的深度为0.2-1.5微米。
8.根据权利要求7所述的屏蔽栅沟槽MOSFET(10)，其特征在于，所述第二沟槽(112)的宽度为0.1-2微米。
9.根据权利要求7所述的屏蔽栅沟槽MOSFET(10)，其特征在于，所述第一沟槽(111)的深度为2-10微米。
10.一种功率器件，其特征在于，包括：
...【技术特征摘要】
1.一种屏蔽栅沟槽mosfet(10)，其特征在于，包括：
2.根据权利要求1所述的屏蔽栅沟槽mosfet(10)，其特征在于，所述屏蔽栅沟槽mosfet(10)还包括表面金属层(160)，所述表面金属层(160)设置在所述外延层(101)远离所述衬底(100)的一侧，所述外延层内(101)形成有接触孔(150)；所述接触孔(150)位于所述第一沟槽(111)和所述第二沟槽(112)之间，所述接触孔(150)内填充有所述表面金属层(160)。
3.根据权利要求2所述的屏蔽栅沟槽mosfet(10)，其特征在于，所述接触孔(150)的深度为0.2-0.5微米，所述接触孔(150)的宽度为0.05-0.5微米。
4.根据权利要求1所述的屏蔽栅沟槽mosfet(10)，其特征在于，所述栅极多晶硅层(140)远离所述衬底(100)的表面的高度低于所述外延层(101)远离所述衬底(100)的表面的高度。
5.根据权利要求4所述的屏蔽栅沟槽mosfet(1...
【专利技术属性】
技术研发人员：白羽，
申请(专利权)人：湖南虹安微电子有限责任公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。