延迟Chopper时钟的电路结构制造技术

本发明专利技术提供一种实现Chopper时钟延迟的电路结构，包括：带隙基准电压源模块，内建振荡器模块及延迟电路模块；内建振荡器模块接收带隙基准电压源模块产生的参考电流以产生时钟信号；延迟电路模块接收时钟信号，并产生输出时钟信号；带隙基准电压源模块接收输出时钟信号；在时钟信号的前N个脉冲周期内，输出时钟信号为高电位，带隙基准电压源模块接收高电位输出时钟信号以关闭其斩波调制和动态元件匹配功能，从时钟信号的N+1个脉冲周期开始，输出时钟信号为内建振荡器模块的时钟信号，带隙基准电压源模块接收输出时钟信号以实现斩波调制和动态元件匹配功能的开启。通过本发明专利技术解决了现有的带有内建振荡器的带隙基准电压源的时序紊乱问题。

【技术实现步骤摘要】

本专利技术涉及半导体，特别是涉及一种延迟chopper时钟的电路结构。

技术介绍

1、随着半导体工艺的快速发展，器件的尺寸越来越小，而失配(mismatch)却越来越大，这为在工艺平台设计模拟ip带来了更多的挑战。在带隙基准电压源(bandgapreference，bgr)中，通过引入斩波调制(chopper)及动态元件匹配(dynamic elementmatching，dem)功能，可以有效地降低工艺失配对bgr输出模拟量的影响。

2、bgr输出的电压vrff的失配主要分布在运放输入差分对管和电流镜像mos管。目前，通过使用斩波调制技术可以降低由运放输入差分对管的失配电压误差，使用动态元件匹配技术可以减小电流镜像mos管的失配误差。斩波调制的原理是利用占空比为50％的方波时钟信号将运放失调电压调制到高频段，再经过滤波器将纹波滤除后得到低噪声高精度的输出信号。动态元件匹配技术也需要用时钟信号产生特定的控制时序，通过循环切换的方式，动态降低电流镜mos管器件的失配量。

3、在带chopper和dem功能的bgr中，时钟电路通常有两种本文档来自技高网...

【技术保护点】

1.一种实现Chopper时钟延迟的电路结构，其特征在于，所述电路结构包括：带隙基准电压源模块，内建振荡器模块及延迟电路模块；

2.根据权利要求1所述的实现Chopper时钟延迟的电路结构，其特征在于，所述延迟电路模块包括加法计数器及第一或门，且所述加法计数器包括第二或门、第一D触发器及第二D触发器，

3.根据权利要求2所述的实现Chopper时钟延迟的电路结构，其特征在于，所述第一D触发器及所述第二D触发器均为上升沿D触发器。

4.根据权利要求1所述的实现Chopper时钟延迟的电路结构，其特征在于，所述内建振荡器模块产生的所述时钟信号为方波时钟信号...

【技术特征摘要】

1.一种实现chopper时钟延迟的电路结构，其特征在于，所述电路结构包括：带隙基准电压源模块，内建振荡器模块及延迟电路模块；

2.根据权利要求1所述的实现chopper时钟延迟的电路结构，其特征在于，所述延迟电路模块包括加法计数器及第一或门，且所述加法计数器包括第二或门、第一d触发器及第二d触发器，

3.根据权利要求2所述的实现chopper时钟延迟的电路结构，其特征在于，所述第一d触发器及所述第二d触发器均为上升沿d触发器。...

【专利技术属性】
技术研发人员：陈琛，顾静萍，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：