硅基CMOS超宽带双路径采样锁相环电路制造技术

本发明专利技术公开了一种硅基CMOS超宽带双路径采样锁相环电路，频率覆盖范围可达50MHz～18GHz，电路包括：采样鉴相器，用于根据反馈时钟对参考时钟进行采样，得到电压信号；低通滤波器，用于对电压信号进行滤波处理后分为两个支路，一个支路通过跨导电荷泵转换为电流信号，进而形成控制电压至压控振荡器的积分路径输入端；另一个支路连接至压控振荡器的比例路径输入端；压控振荡器，用于产生宽频的输出电压；两相非交叠时钟生成器，用于生成反馈时钟至采样鉴相器；时钟分配网络，用于基于重定时技术和隔离分频技术对输出电压进行分频，得到最终的超宽带输出信号。该电路可以在保持较高的噪声性能的情况下，实现超宽频率覆盖范围。

【技术实现步骤摘要】

本专利技术属于集成电路，具体涉及一种硅基cmos超宽带双路径采样锁相环电路。

技术介绍

1、随着通信、雷达等技术的迅猛发展，对能够覆盖超宽带频率的锁相环(phaselocked loop，pll)系统的需求日益增长。在这些应用中，传统的采样锁相环系统面临处理不同频率信号的挑战，尤其是在超宽频带的应用环境下，如无线通信、雷达系统和高速数据传输等，这些系统对pll的频率覆盖范围提出了更高的要求。

2、为了实现宽频覆盖，现有的常见解决方案是增加压控振荡器(voltage-controlled oscillator，vco)的调谐范围。这可以通过多核并联压控振荡器、开关电容方案以及基于可编程电感或电容的模式切换设计来实现。尽管多核并行压控振荡器因其优越的相位噪声和结构鲁棒性在工业上得到了广泛应用，但这种设计往往需要付出额外的芯片面积和功耗。另一方面，基于开关电容的宽带设计受限于寄生电容和q因子，这可能会降低系统的鲁棒性和频率上限。此外，基于变压器的可编程电感vco虽然能够实现大范围和小面积的优势，但由于射频电流流经导通电阻，不可避免地会影响q因子，进而本文档来自技高网...

【技术保护点】

1.一种硅基CMOS超宽带双路径采样锁相环电路，其特征在于，包括：采样鉴相器(SPD)、低通滤波器(LPF)、跨导电荷泵(Gm)、电容器(CI)、压控振荡器(VCO)、两相非交叠时钟生成器(NCG)、分频器(DIV)和时钟分配网络(CD)；其中，

2.根据权利要求1所述的硅基CMOS超宽带双路径采样锁相环电路，其特征在于，所述采样鉴相器(SPD)包括斜坡生成电路(SG)和采样保持电路(SH)；其中，

3.根据权利要求1所述的硅基CMOS超宽带双路径采样锁相环电路，其特征在于，所述压控振荡器(VCO)包括两个振荡器，分别为高频振荡器和低频振荡器；其中，

...

【技术特征摘要】

1.一种硅基cmos超宽带双路径采样锁相环电路，其特征在于，包括：采样鉴相器(spd)、低通滤波器(lpf)、跨导电荷泵(gm)、电容器(ci)、压控振荡器(vco)、两相非交叠时钟生成器(ncg)、分频器(div)和时钟分配网络(cd)；其中，

2.根据权利要求1所述的硅基cmos超宽带双路径采样锁相环电路，其特征在于，所述采样鉴相器(spd)包括斜坡生成电路(sg)和采样保持电路(sh)；其中，

3.根据权利要求1所述的硅基cmos超宽带双路径采样锁相环电路，其特征在于，所述压控振荡器(vco)包括两个振荡器，分别为高频振荡器和低频振荡器；其中，

4.根据权利要求1所述的硅基cmos超宽带双路径采样锁相环电路，其特征在于，所述时钟分配网络(cd)采用三模可编程分频电路和五模可编程分频电路实现，具体包括一个/0/2/3分频器、两...

【专利技术属性】
技术研发人员：孙德鹏，王春雷，沈奕翰，丁瑞雪，刘术彬，朱樟明，
申请(专利权)人：西安电子科技大学杭州研究院，
类型：发明
国别省市：