半导体器件制造技术

技术编号:43102007 阅读:18 留言:0更新日期:2024-10-26 09:45
一种半导体器件包括:衬底,所述衬底包括有源图案;沟道图案,所述沟道图案位于所述有源图案上,所述沟道图案包括被堆叠为彼此间隔开的多个半导体图案;源极/漏极图案,所述源极/漏极图案连接到所述多个半导体图案;栅电极,所述栅电极位于所述多个半导体图案上;和阻挡层,所述阻挡层位于所述源极/漏极图案和所述有源图案之间,其中,所述源极/漏极图案包括朝向所述半导体图案突出的突出侧表面,所述阻挡层包括硅锗(SiGe),并且所述阻挡层的锗浓度高于所述源极/漏极图案的锗浓度。

【技术实现步骤摘要】

实施例涉及半导体器件及其制造方法。


技术介绍

1、半导体器件可以包括由金属氧化物半导体场效应晶体管(mos-fet)构成的集成电路。为了满足对具有小图案尺寸和缩小的设计规则的半导体器件日益增长的需求,mos-fet正在积极地缩小。


技术实现思路

1、实施例可以通过提供一种半导体器件来实现,所述半导体器件包括:衬底,所述衬底包括有源图案;沟道图案,所述沟道图案位于所述有源图案上,所述沟道图案包括被堆叠为彼此间隔开的多个半导体图案;源极/漏极图案,所述源极/漏极图案连接到所述多个半导体图案;栅电极,所述栅电极位于所述多个半导体图案上;和阻挡层,所述阻挡层位于所述源极/漏极图案和所述有源图案之间,其中,所述源极/漏极图案包括朝向所述多个半导体图案突出的突出侧表面,所述阻挡层包括硅锗(sige),并且所述阻挡层的锗浓度高于所述源极/漏极图案的锗浓度。

2、实施例可以通过提供一种半导体器件来实现,所述半导体器件包括:衬底,所述衬底包括有源图案;第一沟道图案和第二沟道图案,所述第一沟道图案和所述第二沟道图案位本文档来自技高网...

【技术保护点】

1.一种半导体器件,所述半导体器件包括:

2.根据权利要求1所述的半导体器件,其中,所述阻挡层的锗浓度的范围为5at%至10at%。

3.根据权利要求1所述的半导体器件,其中,所述阻挡层的平均厚度小于所述多个半导体图案的平均厚度。

4.根据权利要求1所述的半导体器件,其中,所述源极/漏极图案的突出侧表面具有倒圆轮廓或角形轮廓。

5.根据权利要求1所述的半导体器件,所述半导体器件还包括内部间隔物,其中:

6.根据权利要求1所述的半导体器件,其中,所述阻挡层的顶表面与所述源极/漏极图案的底表面直接接触。

<p>7.根据权利要求...

【技术特征摘要】

1.一种半导体器件,所述半导体器件包括:

2.根据权利要求1所述的半导体器件,其中,所述阻挡层的锗浓度的范围为5at%至10at%。

3.根据权利要求1所述的半导体器件,其中,所述阻挡层的平均厚度小于所述多个半导体图案的平均厚度。

4.根据权利要求1所述的半导体器件,其中,所述源极/漏极图案的突出侧表面具有倒圆轮廓或角形轮廓。

5.根据权利要求1所述的半导体器件,所述半导体器件还包括内部间隔物,其中:

6.根据权利要求1所述的半导体器件,其中,所述阻挡层的顶表面与所述源极/漏极图案的底表面直接接触。

7.根据权利要求1所述的半导体器件,其中,所述多个半导体图案包括与所述源极/漏极图案接触的凹形侧表面。

8.根据权利要求1所述的半导体器件,所述半导体器件还包括牺牲层,其中:

9.一种半导体器件,所述半导体器件包括:

10.根据权利要求9所述的半导体器件,其中,所述第一部分的突出侧表面朝向所述第一纳米片和所述第二纳米片突出。

11.根据权利要求9所述的半导体器件,所述半导体器件还包括位于所述第一内部电...

【专利技术属性】
技术研发人员:庾烋旻姜明吉金洞院金钟守朴范琎孙炳禧
申请(专利权)人:三星电子株式会社
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1