当前位置: 首页 > 专利查询>王立甫专利>正文

一种基于FPGA的速度轮廓关键点的加减速算法制造技术

技术编号:43090577 阅读:19 留言:0更新日期:2024-10-26 09:38
本发明专利技术公开了一种基于FPGA的速度轮廓关键点的加减速算法,包括以下步骤:S1、上位机根据S型加减速计算出关键点的位置数据,并传输至FPGA,由FPGA进行速度计算;S2、FPGA根据每段位置状态计算出相应的速度,由于计算周期很短,因此两次计算之间的速度步进很小,得到的速度曲线极为平滑。本发明专利技术与现有技术相比的优点在于:本算法充分利用上位机的数据计算优势计算出关键点位置数据,再利用FPGA强大的并行、实时处理优势进行速度计算,完美解决了速度平滑问题;本算法使用verilog语言,实现了7段速S型加减速算法,使速度曲线更加细腻平滑,完美解决了传统运动控制加减速算法存在的离散性、轮廓点间隔大、速度不连续、速度曲线不完全平滑的问题。

【技术实现步骤摘要】

本专利技术涉及运动控制领域,具体是指一种基于fpga的速度轮廓关键点的加减速算法。


技术介绍

1、传统的运动控制加减速算法,一般基于arm或者dsp,根据s型加减速或者梯形加减速算法计算出粗插补轮廓数据,再将这些轮廓点发送fpga进行精插补计算,这种算法由于轮廓点间隔大,速度不连续,存在突变情况,因此速度曲线不够平滑。


技术实现思路

1、本专利技术要提供一种基于fpga的速度轮廓关键点的加减速算法,用于解决传统的加减速算法速度存在离散性,轮廓点间隔大,速度不连续,速度曲线不完全平滑的问题。

2、为解决上述技术问题,本专利技术提供的技术方案为:一种基于fpga的速度轮廓关键点的加减速算法,包括以下步骤:

3、s1、上位机根据s型加减速计算出关键点的位置数据,将计算后的关键点位置数据传输至fpga,由fpga根据加减速算法进行速度计算;

4、s2、到相应位置点时,自动切换到下一个状态,fpga根据算法计算出相应的速度,由于计算周期很短(纳秒级),因此两次计算之间的速度步进很小,本文档来自技高网...

【技术保护点】

1.一种基于FPGA的速度轮廓关键点的加减速算法,其特征在于包括以下步骤:

2.根据权利要求1所述的一种基于FPGA的速度轮廓关键点的加减速算法,其特征在于:所述上位机包括ARM或DSP。

3.根据权利要求1所述的一种基于FPGA的速度轮廓关键点的加减速算法,其特征在于:所述上位机根据S型加减速计算出关键点的位置包括以下七种情况:

【技术特征摘要】

1.一种基于fpga的速度轮廓关键点的加减速算法,其特征在于包括以下步骤:

2.根据权利要求1所述的一种基于fpga的速度轮廓关键点的加减速算法,其特征在于:所述上位...

【专利技术属性】
技术研发人员:王立甫
申请(专利权)人:王立甫
类型:发明
国别省市:

相关技术
    暂无相关专利
网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1