全差分DFF触发器、奇数分频电路、芯片和电子设备制造技术

本公开涉及一种全差分DFF触发器、奇数分频电路、芯片和电子设备，涉及集成电路领域，该全差分DFF触发器包括：第一驱动级电路，用于根据差分时钟端接收的差分时钟信号、以及差分输入端接收的差分输入信号，在中间级差分输出端产生中间级差分输出信号；第二驱动级电路，用于根据差分时钟信号、以及中间级差分输出信号，在末级差分输出端产生末级差分输出信号。本公开可适用于高工作频率和宽频率范围，具有优秀的差分输出性能，电路结构采用了全差分对称结构保证了差分信号的输出性能。利用本公开的全差分DFF触发器和奇数分频电路，可以实现三分频、五分频、七分频、九分频等各种具有50%占空比的奇数分频时钟输出信号。

【技术实现步骤摘要】

本公开涉及集成电路领域，特别涉及一种全差分dff触发器、奇数分频电路、芯片和电子设备。

技术介绍

1、分频电路广泛应用于集成电路中，用于将输入信号（例如时钟信号）的频率降低到芯片模块所需要的频率，分频电路可应用于时钟管理、通信、数据转换、振荡器、射频系统、微控制器和处理器、电源管理等集成电路所涉及的方方面面。

2、随着通信技术的发展和半导体工艺节点不断缩减，高速phy（物理）接口电路对高速时钟电路提出了越来越高的要求，高速phy接口电路中的频率综合电路和clock path（时钟路径）电路需要更高性能的分频电路，往往需要时钟信号具备高速、差分、50%占空比等特性。其中，对于50%占空比来说，偶数分频器天生具备50%占空比输出，而奇数分频器若想达到50%占空比输出，则难度较大。

技术实现思路

1、有鉴于此，本公开提供一种全差分dff触发器、奇数分频电路、芯片和电子设备，以实现超高工作频率下、超宽的输出频率范围的时钟信号的各种奇数分频。

2、本公开的技术方案是这样实现的：

3、本文档来自技高网...

【技术保护点】

1.一种全差分DFF触发器，其特征在于：

2.根据权利要求1所述的全差分DFF触发器，其特征在于，所述第一驱动级电路包括：

3.根据权利要求2所述的全差分DFF触发器，其特征在于，所述第一正驱动电路包括：

4.根据权利要求2所述的全差分DFF触发器，其特征在于，所述第一负驱动电路包括：

5.根据权利要求1所述的全差分DFF触发器，其特征在于，所述第二驱动级电路包括：

6.根据权利要求5所述的全差分DFF触发器，其特征在于，所述第二正驱动电路包括：

7.根据权利要求5所述的全差分DFF触发器，其特征在于，所述第二负驱动...

【技术特征摘要】

1.一种全差分dff触发器，其特征在于：

2.根据权利要求1所述的全差分dff触发器，其特征在于，所述第一驱动级电路包括：

3.根据权利要求2所述的全差分dff触发器，其特征在于，所述第一正驱动电路包括：

4.根据权利要求2所述的全差分dff触发器，其特征在于，所述第一负驱动电路包括：

5.根据权利要求1所述的全差分dff触发器，其特征在于，所述第二驱动级电路包括：

6.根据权利要求5所述的全差分dff触发器，其特征在于，所述第二正驱动电路包括：

7.根据权利要求5所述的全差分dff触发器，其特征在于，所述第二负驱动电路包括：

8.根据权利要求1所述的全差分dff触发器，其特征在于，所述全差分dff触发器还包括：

9.根据权利要求8所述的全差分dff触发器，其特征在于，所述第一锁存电路包括：

10.根据权利要求9所述的全差分dff触发器，其特征在于，所述第一正锁存电路包括...

【专利技术属性】
技术研发人员：请求不公布姓名，请求不公布姓名，请求不公布姓名，请求不公布姓名，请求不公布姓名，请求不公布姓名，
申请(专利权)人：上海壁仞科技股份有限公司，
类型：发明
国别省市：