数据访问延迟评估系统和方法技术方案

技术编号:46595413 阅读:1 留言:0更新日期:2025-10-10 21:28
本公开涉及一种数据访问延迟评估系统和方法,该系统包括:参数配置模块,用于提供数据访问延迟测试时的存储器访问参数;至少两个数据访问单元,耦接于参数配置模块并通过片上网络耦接于存储器,用于基于存储器访问参数读写存储器中的二维数据矩阵,其中,至少两个数据访问单元中的至少一个为伪计算核;延迟数据寄存器组,耦接于至少两个数据访问单元,用于在至少两个数据访问单元访问存储器期间,获取至少两个数据访问单元的延迟数据;延迟评估模块,耦接于延迟数据寄存器组,用于根据至少两个数据访问单元的延迟数据和预设的延迟设计条件,得到延迟评估结果。本公开有助于提升存储器和片上网络的测试效率,有助于提高SoC的开发效率。

【技术实现步骤摘要】

本公开涉及芯片测试,特别涉及一种数据访问延迟评估系统和方法


技术介绍

1、片上网络(network on chip,noc)是一种用于soc(system on chip,片上系统)内部的通信网络结构,soc中,集成的小芯片(或裸片)通过片上网络与存储器,例如高带宽存储器(high bandwidth memory,hbm)之间进行数据读写,为了提升存储器读写效率,存储器可设置主存和二级缓存两个部分,相比主存而言,二级缓存具有更高的读写速度,在小芯片读取存储器时,首先会查找二级缓存中是否存储所要读取的数据,如果查询到二级缓存中存储有所要读取的数据(此情况称为命中(hit)),则直接从二级缓存中读取该数据,如果二级缓存中没有存储所要读取的数据(此情况称为未命中(miss)),则从主存中读取该数据。

2、随着soc系统的发展,集成的小芯片(或裸片)的数量不断增加,小芯片中各种计算核的数量也在不断增加,从而给片上网络和存储器的数据吞吐量带来越来越大的压力。

3、为了确保片上网络和存储器对计算核访问的设计要求,需要在设计阶段对存储器和片上本文档来自技高网...

【技术保护点】

1.一种数据访问延迟评估系统,其特征在于,包括:

2.根据权利要求1所述的数据访问延迟评估系统,其特征在于:

3.根据权利要求1所述的数据访问延迟评估系统,其特征在于,所述数据访问延迟评估系统还包括:

4.根据权利要求1所述的数据访问延迟评估系统,其特征在于:

5.根据权利要求1所述的数据访问延迟评估系统,其特征在于:

6.根据权利要求1所述的数据访问延迟评估系统,其特征在于,所述延迟评估模块包括:

7.根据权利要求1所述的数据访问延迟评估系统,其特征在于,所述延迟设计条件为:

8.一种数据访问延迟评估方...

【技术特征摘要】

1.一种数据访问延迟评估系统,其特征在于,包括:

2.根据权利要求1所述的数据访问延迟评估系统,其特征在于:

3.根据权利要求1所述的数据访问延迟评估系统,其特征在于,所述数据访问延迟评估系统还包括:

4.根据权利要求1所述的数据访问延迟评估系统,其特征在于:

5.根据权利要求1所述的数据访问延迟评估系统,其特征在于:

6.根据权利要求1所述的数据访问延迟评...

【专利技术属性】
技术研发人员:请求不公布姓名请求不公布姓名请求不公布姓名
申请(专利权)人:上海壁仞科技股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1