半导体结构及其制备方法、半导体封装结构技术

本公开实施例涉及一种半导体结构及其制备方法、半导体封装结构，半导体结构包括：衬底，具有相对的第一面和第二面，衬底内具有多个间隔排布的沟槽，每一沟槽内填充有沟槽电容器，沟槽电容器包括：N层极板，相邻极板之间具有电介质层，N＞1，第n层极板位于第n‑1层极板远离沟槽侧壁的一侧1＜n≤N；位于第一面上的N个第一电接触结构，每一第一电接触结构在第一面的正投影形状为环形，且相邻的两个第一电接触结构中，一第一电接触结构绕设于另一电接触结构外周；多个沟槽电容器中处于相同层的极板均与同一第一电接触结构电接触，且多个沟槽电容的第1层极板至第N层极板中的所有极板与不同的第一电接触结构电接触。

【技术实现步骤摘要】

本公开实施例涉及半导体，特别涉及一种半导体结构及其制备方法、半导体封装结构。

技术介绍

1、随着动态存储器的集成密度朝着更高的方向发展，封装技术迈入2.5d封装技术甚至3d封装技术。

2、现有的2.5d封装技术主要是利用微凸块(u bumps)以及硅通孔(tsv)等技术，在基板与芯片之间采用硅中介层(silicon interposer)来重新设计互连线路，从而达到芯片的堆叠封装。在硅中介层中，通常会制备深沟槽电容器(deep trench capacitor，dtc)来去除电源端的噪声，起到去耦作用，使得半导体结构在高的偏置电压下仍具有非常高的稳定性。数据表明，深沟槽电容器的电容值越大，取得的效果越好。

3、然而，目前半导体结构中的深沟槽电容器的电容值还有待提高。

技术实现思路

1、本公开实施例提供一种半导体结构及其制备方法、半导体封装结构，至少有利于增强半导体结构中沟槽电容器的电容值。

2、本公开实施例提供一种半导体结构，包括：衬底，所述衬底具有相对的第一面和第二面，所本文档来自技高网...

【技术保护点】

1.一种半导体结构，其特征在于，包括：

2.根据权利要求1所述的半导体结构，其特征在于，所述第一电接触结构在所述第一面的正投影形状为圆环形或者环状多边形中的任一者，多个所述沟槽环形排布。

3.根据权利要求1所述的半导体结构，其特征在于，多个间隔排布的所述沟槽电容器以及与所述沟槽电容器的极板电接触的所述第一电接触结构组成一电容器单元，所述衬底中具有多个间隔排布的所述电容器单元，相邻的两个所述电容器单元中，与第n层所述极板电接触的两个所述第一电接触结构彼此电连接。

4.根据权利要求3所述的半导体结构，其特征在于，还包括：

5.根据权利要求1-4...

【技术特征摘要】

1.一种半导体结构，其特征在于，包括：

2.根据权利要求1所述的半导体结构，其特征在于，所述第一电接触结构在所述第一面的正投影形状为圆环形或者环状多边形中的任一者，多个所述沟槽环形排布。

3.根据权利要求1所述的半导体结构，其特征在于，多个间隔排布的所述沟槽电容器以及与所述沟槽电容器的极板电接触的所述第一电接触结构组成一电容器单元，所述衬底中具有多个间隔排布的所述电容器单元，相邻的两个所述电容器单元中，与第n层所述极板电接触的两个所述第一电接触结构彼此电连接。

4.根据权利要求3所述的半导体结构，其特征在于，还包括：

5.根据权利要求1-4中任一项所述的半导体结构，其特征在于，所述半导体结构还包括：与所述衬底堆叠设置的硅中介层，所述硅中介层包括相对的第三面以及第四面，所述硅中介层中具有多个第一电连接结构，每一所述第一电连接结构由所述第三面向所述第四面延伸，且所述第四面露出所述第一电连接结构底部，所述衬底的第一面与所述硅中介层的第四...

【专利技术属性】
技术研发人员：王少伟，王春阳，吴双双，陈小龙，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：