在背靠背非透明桥中进行系统间协议交换的方法和装置制造方法及图纸

一种具有背靠背非透明桥和代理分组生成机构的双主机系统及方法。该代理分组生成机构使主机能够向彼此发送中断生成分组。

【技术实现步骤摘要】

本专利技术的实施例总体上涉及分布式多处理器架构，并且具体地，涉及具有背靠背非透明桥的双主机系统。
技术介绍
外围组件互连(PCI)是1992年开发的第二代并行总线架构，用以替代工业标准架 构(ISA)总线。在PCI标准中，所有设备共享同一双向32位(或64位)并行信号路径。相 对于ISA总线，PCI总线具有许多优点，包括处理器无关、缓冲隔离、总线控制以及真正的 即插即用工作方式。PCI Express(PCIe)是第三代通用串行I/O互连，被设计来替代PCI总 线。PCI Express围绕称为通道(lane)的点对点串行链路来构建，而并非一种总线。PCI Express的点对点串行链路架构非常适合于通过分布式多处理器架构模型来 进行分布式处理。分布式处理器通常被优化，以实现数据分组处理功能。与严重依赖高速 缓存来提升性能的通用中央处理单元(CPU)不同，分布式处理器消除了分组处理的局部性 (locality)以及对高性能I/O的需求，这种对高性能I/O的需求迫使设计者提出新颖的架 构以减小处理时延而同时仍能以高数据率来对分组进行处理。附图说明通过参考用来说明本专利技术的实施例的以下描述和附图，可以最清楚地理解本发 明。图1是具有一个非透明桥的双主机系统的示意图(根联合体-NTB-根联合体)。图2示意性地说明了图1的非透明桥的配置(NTB主要和次要配置空间)。图3是具有两个背靠背非透明桥的双主机系统的示意图(背靠背根联合体到 NTB端点)。图4示意性地说明了图3的非透明桥的配置(ΜΜΙ/0背靠背通信)。图5示出根据本专利技术的实施例的寄存器关系。图6示出根据本专利技术的实施例的寄存器关系。具体实施例方式如本说明书和权利要求书中所使用的，除非在上下文中清楚指出，否则单数形式 的“一”、“一个”和“所述”包括复数形式的引用。“协议”是规定在至少两个NTB子系统之间 交换的消息的格式、语法和顺序的一组规则。“根联合体(root complex) “ ( “RC”)是PCI Express设备，其将处理器(或中央处理单元(CPU))和存储器连接到PCI Express交换结 构。根联合体代表处理器来生成事务请求。“门铃寄存器(doorbell register) ”是通常为 16位的普通寄存器，其可以被两个NTB子系统的控制软件用来定义一种协议。门铃寄存器 用作中断生成机构，向双主机系统中的一个主机提醒相对的另一主机的操作。“便笺式寄存 器”是一组通常为32位的普通寄存器，其可以用于跨系统的通信和存储与这些通信相关的数据。PCI Express非透明桥(NTB)通过充当双主机系统之间的网关，来帮助实现分布式多处理器架构模型的扩展。图1是说明具有单个非透明桥104的双主机系统的布置的示 意图。图2说明了图1的双主机系统的非透明桥104的配置。图1中说明的双主机系统包 括通过单个非透明桥104连接的主要(primary)主机系统100A和备份(backup)主机系 统100B。主要主机系统100A包括主要根联合体103A中的主要处理器102A，而备份主机系 统100B包括次要(secondary)根联合体103B中的次要处理器102B。非透明桥104包括 主要侧106、次要侧108，以及具有影子寄存器(shadowregister) 112的存储器映射输入/ 输出(ΜΜΙ/0)空间110。在枚举后，非透明桥104在每个主机系统100AU00B上表现为PCI Express 端点(EP)。主要主机系统100A和备份主机系统100B通常借助一协议来通过单个非透明桥 104上的匪I/O空间110中的门铃寄存器(未示出)和一组便笺式寄存器(未示出)进行 相互通信。主要主机系统100A和次要主机系统100B使用软件(通常为设备驱动程序) 来向彼此发送消息。一种消息可以是心跳消息(heartbeat message)，其指示在主机系统 100A、100B上运行的软件的良好状态。S卩，主机系统100A、100B之一未能成功接收心跳消 息将指示在相对的另一主机系统100A、100B上发生灾难性故障。典型地，心跳消息通过设 备驱动程序来传输，该设备驱动程序将心跳协议消息写入便笺式寄存器，并随后写入门铃 寄存器，以引发将一中断传输给另一主机。即，该中断向主机系统100AU00B通知心跳消息 的可用性。除了简单的心跳消息，该协议还可以包括其他类型的消息，例如实现失效备援 (failover)、移动窗口、加载软件等。图3说明了根据本专利技术的一个实施例的具有背靠背配置(RC—NTB—NTB—RC) 的两个非透明桥104A、104B的双主机系统。和图1中所说明的双主机系统相同，该双主机 系统包括具有主要处理器102A与主要根联合体103A的主要主机100A，以及具有次要处理 器102B与次要根联合体103B的备份主机100B。然而，图3中所说明的双主机系统包括两 个非透明桥104A、104B。图3的双主机系统的非透明桥104A、104B的配置在图4中说明。第一非透明桥 104A包括第一主要侧106A、第一次要侧108A、以及具有第一影子寄存器112A的第一存储器 映射输入/输出(ΜΜΙ/0)空间110A。第二非透明桥104B包括第二主要侧106B、第二次要 侧108B、以及具有第二影子寄存器112B的第二存储器映射输入/输出(ΜΜΙ/0)空间110B。 第一影子寄存器112A包括门铃寄存器114A和便笺式寄存器116A，而第二影子寄存器112B 包括门铃寄存器114B和便笺式寄存器116B。本实施例还包括在第一影子寄存器112A与第 二影子寄存器112B之间的代理分组生成机构120。下面更详细地解释代理分组生成机构 120。第一和第二非透明桥104A、104B的背靠背配置消除了当主要系统100A和备份系 统100B未同时启动时出现的总线枚举问题。然而，当非透明桥104A、104B被背靠背地放置 时，可能增加软件的复杂性。每个主机系统100AU00B的枚举软件在非透明桥端点处停止， 导致在两个主机系统100AU00B的次要侧108A、108B之间创建一个不可访问的次要空间。 因此，主要主机系统100A不知道次要主机系统100B的非透明桥的门铃寄存器114B和便笺 式寄存器116B。反过来也是这样。尽管数据可以通过该PCIe的不可访问次要空间在主要主机系统IOOA和次要主机系统100B之间移动，但是中断无法从一个系统到达另一个系统。本专利技术的实施例通过在两个主机系统100AU00B的次要侧108A、108B之间创建代 理分组生成机构120来解决这个问题。代理分组生成机构120使主机系统100AU00B之一 能够将PCIe中断生成分组经过ΜΜΙ/0不可访问区域发送到相对的非透明桥104A、104B内， 从而为每个主机系统100A、100B有效地给出进入另一系统的匪I/O空间110A、110B的隧 道。可以通过对便笺式寄存器116A、116B以及中断生成门铃寄存器114A、114B进行访问和 写入，来生成中断。可以借助图4来解释根据本专利技术的一个实施例的一种方法。代理分组生成机构 120使每个背靠背非透明桥104A、104B能够协商背靠背影子寄存器1本文档来自技高网...

【技术保护点】
一种数据处理系统，包括：第一主机，包括第一非透明桥；第二主机，包括第二非透明桥，其中，所述第一非透明桥和所述第二非透明桥被背靠背地配置；以及代理分组生成机构，位于所述第一非透明桥和所述第二非透明桥之间。

【技术特征摘要】
US 2008-9-25 12/238,427一种数据处理系统，包括第一主机，包括第一非透明桥；第二主机，包括第二非透明桥，其中，所述第一非透明桥和所述第二非透明桥被背靠背地配置；以及代理分组生成机构，位于所述第一非透明桥和所述第二非透明桥之间。2.根据权利要求1所述的数据处理系统，其中，所述第一非透明桥包括第一主要侧和 第一次要侧，所述第二非透明桥包括第二主要侧和第二次要侧，并且所述代理分组生成机 构位于所述第一次要侧和所述第二次要侧之间。3.根据权利要求2所述的系统，其中，所述代理分组生成机构使第一主要主机系统100 和所述第二主机能够向彼此发送中断生成分组。4.根据权利要求3所述的系统，其中，所述第一非透明桥包括第一存储器映射输入-输 出(ΜΜΙ/0)区域，并且所述第二非透明桥包括第二 ΜΜΙ/0区域，其中，所述中断生成分组在 所述第一 ΜΜΙ/0区域和所述第二 ΜΜΙ/0区域之间传输。5.根据权利要求4所述的系统，其中，所述第一ΜΜΙ/0区域包括多个第一影子寄存器， 所述第二 ΜΜΙ/0区域包括多个第二影子寄存器，并且所述中断生成分组在所述第一影子寄 存器和所述第二影子寄存器之间传输。6.根据权利要求1所述的系统，其中，所述代理分组生成机构用于发送心跳消息、日志 消息或检查点数据消息。7.根据权利要求5所述的系统，其中，所述第一影子寄存器包括第一门铃寄存器和第 一便笺式寄存器中的至少一个，所述第二影子寄存器包括第二门铃寄存器和第二便笺式寄 存器中的至少一个。8.根据权利要求3所述的系统，其中，所述中断生成分组包括邮寄存储器写分组。9.根据权利要求7所述的系统，其中，所述第一非透明桥用于一旦看...

【专利技术属性】
技术研发人员：K戴维斯，M沙利文，J米切尔，P泰米斯，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]