一种同步式高频地波雷达目标模拟信号源装置制造方法及图纸

本实用新型专利技术涉及一种同步式高频地波雷达目标模拟信号源装置，该装置基于软件无线电设计思想构造一个硬件平台，采用软件方法模拟运动目标的距离和多普勒调制频率，使用新一代数字上变频芯片ＡＤ９９５７作为波形产生电路，以ＤＳＰ－ＢＦ５３７为控制核心，同时利用ＦＰＧＡ产生同步控制时序。本实用新型专利技术的优点在于：１）利用ＧＰＳ实现系统与雷达基站的同步，从而去掉了接收电路。信号源只包含波形产生与放大电路，电路简单，功耗小。２）系统参数传送基于网络接口设计，可以远程控制；３）雷达工作参数，包括工作频率、触发脉冲周期、占空比等以及模拟目标距离和多普勒频移等均可灵活设置。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及高频地波雷达
，特别是涉及一种同步式高频地波 雷达目标模拟信号源装置。
技术介绍
在高频地波雷达系统测试与应用中，往往需要一个已知信号来对雷达进行 校准与定标。传统的高频地波雷达系统校准源如中国专利申请03235739.7公开的 一种高频地波雷达应答器，虽然能够为雷达系统提供一个己知的模拟信号，但其 也存在如下问题1)同时包括接收与发射电路，系统复杂；2)应答器与雷达系统为非相干系统，因受收发调制的影响，作用距离不稳定；3)工作频率单一， 模拟目标的距离延时和多普勒调制频率固定等。
技术实现思路
本技术的目的正是为了克服上述
技术介绍
的不足之处，提供一种同步 式高频地波雷达目标模拟信号源装置，使其能够产生与雷达系统同步的目标模拟 信号，并且信号的相关参数，模拟运动目标的距离以及多普勒频率都可以灵活设 置，以满足高频地波雷达的应用需求。本技术的目的是通过如下技术措施来实现的 一种同步式高频地波雷 达目标模拟信号源装置，其所述装置包括以DSP芯片为主体的用于实现工作状态实时控制的主控制电路、以FPGA芯片为主体的用于产生同步控制信号的同步 控制电路以及以数字正交上变频芯片为主体的用于产生调制信号并输出的波形 产生电路；所述的主控制电路与同步控制电路相连，同步控制电路的输出端与波 形产生电路相连。在上述技术方案中，所述主控制电路包括DSP芯片、网络接口和RS232串 口，其DSP芯片分别与网络接口和RS232串口相连。在上述技术方案中，所述主控制电路还包括一高速双口 RAM,高速双口 RAM与DSP芯片的数据总线和地址总线相连。3在上述技术方案中，所述同步控制电路包括FPGA芯片，FPGA芯片内有 同步控制模块、触发脉冲产生模块和数字正交上变频芯片控制模块，其FPGA芯 片10脚上连接有DSP芯片的数据总线和地址总线，以及数字正交上变频芯片的 数据口。在上述技术方案中，所述波形产生电路包括数字正交上变频芯片和静态 RAM,其数字正交上变频芯片的并行数据口分别与静态RAM的数据口和FPGA 芯片10脚相连，串行数据口通过FPGA与DSP芯片的SPI 口相连，静态RAM 的数据口和地址口与FPGA芯片10脚相连。本技术基于软件无线电设计思想构造了一个硬件平台，通过软件的方 法模拟运动目标的距离和多普勒调制频率。其结构简洁，操作方便，接口丰富， 适合扩展。本技术的优点在于1)利用GPS实现系统与雷达基站的同步， 从而去掉了接收电路。信号源只包含波形产生与放大电路，电路简单，功耗小。 2)系统参数传送基于网络接口设计，可以远程控制；3)雷达工作参数，包括工 作频率、触发脉冲周期、占空比等以及模拟目标距离和多普勒频移等均可灵活设 置。附图说明图1为本技术同步式高频地波雷达目标模拟信号源装置的系统框图。图2为本技术主体电路连接示意图。图3为本技术AD9957控制模块工作示意图。图4为本技术触发脉冲产生模块工作示意图。图5为本技术的软件程序流程图。具体实施方式以下结合附图及实施例对本技术作进一步详细的描述。参见图l、图2，本技术主要由三大部分组成以ADSP-BF537为控制 核心，配合有10M/100M的LAN83C185网络接口 、 RS232串口和IDT70V28双 口 RAM的DSP主控制电路；以FPGA为主体的同步控制电路；以AD9957为 主体的波形产生电路，AD9957是一种数字正交上变频芯片，工作频率可以达到1GPS。其中，ADSP-BF537通过数据端口 PH0-PH15与LAN83C185网络接口相连， 从PC机获取系统的参数配置数据，包括波形数据、触发脉冲参数、SPI寄存器 配置参数等从而实现工作状态的实时控制；通过RS232串口与外部的GPS仪器 相连，获取GPS信息并将获取的GPS秒脉冲信息和经纬度信息送入FPGA内部 的同步控制模块和触发脉冲产生模块，为系统与雷达基站的同步提供条件。另外， ADSP-BF537芯片的数据总线D0-D15、地址总线Al-A19、片选端口 AMSO还分 别和高速双口 RAM的数据总线D0-D15、地址总线A0-A18、片选端口 CS相连， 构成LXI总线接口电路。高速双口 RAM是系统预备的LXI总线接口，为了同另外的LXI总线接口板进行通信，构成完整的雷达系统。以FPGA为主体的同步控制电路是系统中非常重要的一部分，触发脉冲就 是由同步信号控制并加入一定延时产生的。所述FPGA芯片内包含有同步控制模 块、触发脉冲产生模块和AD9957控制模块，其芯片10脚1019-1034、脚IO0-IO18 分别与ADSP-BF537的数据总线D0-D15和地址总线A1-A19相连，芯片10脚 1035、脚1039分别与ADSP-BF537的片选端口 SPI—SSEL1、片选端口 SPI—SS 相连。同步控制电路在FPGA中通过硬件描述性语言，如Verilog实现，操作非 常方便而且不受数量限制，我们可以很方便的产生多路同步信号，从而可以使多 个系统协同工作。同步控制电路的主要功能是根据DSP获得的GPS秒脉冲信 息产生同步控制信号，从而实现与雷达基站的同步，同时通过软件的方法进行一 定的延时产生触发信号用以模拟目标的距离。波形产生电路包括数字正交上变频芯片AD9957和IS61LV51216静态 RAM，其AD9957芯片的并行数据口 DucD0-DucD15分别与静态RAM的数据 口 SramD0-SramD15和FPGA芯片10脚1059-1074相连；AD9957串行数据口 ， 包括时钟信号端口 DucSCLK、数据端口 DucSDO、数据端口 DucSDIO通过FPGA 与芯片ADSP-BF537的时钟信号端口SPI—SCLK、数据端口 SPI—MOSI、数据端 口SPLMISO连接，用于对AD9957寄存器组进行参数配置，我们可以通过改变 相应寄存器的参数改变发射波形的初始相位，从而能够模拟运动目标的多普勒频 移；AD9957的采样时钟信号端口 PDCLK与FPGA芯片10脚1079相连；AD9957的使能信号端口 TxEn与FPGA芯片10脚1078相连。静态RAM的数据口SramDO-SramD 15和地址口 SramAO-SramA 18分别与FPGA芯片10脚1059-1074、脚IO40-IO58相连。波形输出所需要的数据由MATLAB仿真产生并通过网络接口存入静态RAM中，系统开始工作后，波形数据通过并口进入AD9957进行上变频操作，数据最后输出到模拟板进行放大、发射。如图3是FPGA芯片中的AD9957控制模块工作示意图，该控制模块在采样时钟和触发脉冲的作用下产生使能信号TxEnable，用来控制静态RAM中的数据进入AD9957。其中PDCLK为采样时钟信号，它由AD9957芯片产生，其信号频率大小由系统时钟和内插值决定，TRI一CLK是触发脉冲信号，由触发脉冲产生模块产生，用来触发控制模块工作生成使能信号TxEnable。 START_ADDR和END_ADDR是读取静态RAM中数据的开始地址和结束地址，我们可以通过修改这两个参数改变发射脉冲的宽度。SRAM_ADDR本文档来自技高网...

【技术保护点】
一种同步式高频地波雷达目标模拟信号源装置，其特征是：所述装置包括以ＤＳＰ芯片为主体的用于实现工作状态实时控制的主控制电路、以ＦＰＧＡ芯片为主体的用于产生同步控制信号的同步控制电路以及以数字正交上变频芯片为主体的用于产生调制信号并输出的波形产生电路；所述的主控制电路与同步控制电路相连，同步控制电路的输出端与波形产生电路相连。

【技术特征摘要】

【专利技术属性】
技术研发人员：张景伟，万显荣，
申请(专利权)人：武汉大学，
类型：实用新型
国别省市：83[中国|武汉]