数模转换器制造技术

本发明专利技术提供一种转换器，不仅能够维持相同的稳定时间和相同的分辨率而且还能够削减ＤＡＣ构成元件数。在６位输入的ＤＡＣ中设置：基准电压产生电路（１００），产生１７个基准电压；第１开关电路（２００），具有分别由ＭＯＳ晶体管构成的１９个开关对，以便根据上位４位选择彼此相邻的２个基准电压；第２开关电路（３００），由ＭＯＳ晶体管的串联电路构成，以便用总导通电阻４分割选择出的２个基准电压的差获得３个中间电压；以及第３开关电路（４００），根据下位２位选择地输出选择出的２个基准电压中低的电压或３个中间电压中的１个。在与第１模式相比、选择ＭＯＳ晶体管的导通电阻变小的灰度级的第２模式中，增加在第１及第２开关电路（２００）、（３００）中用于分压的ＭＯＳ晶体管数。

【技术实现步骤摘要】

本专利技术涉及一种数模转换器(digital-to-analog converter:DAC),特别地涉及一种适用于液晶显示器等图像显示装置的DAC。
技术介绍
作为现有的液晶显示器用DAC之一，己知有带基准电压产生电路、具有多个开关对的选择电路、和电压跟随器(voltage follower)的DAC。具体地，在该DAC接收6位的数字信号作为输入码的情况下，串联连接32个电子元件而成的基准电压产生电路，从该电阻元件的各端子向选择电路提供互不相同的33个基准电压。选择电路由根据各个输入码的对应位选择2输入中的一个的37个开关对构成，如果输入码是奇数则选择33个基准电压中彼此相邻的2个基准电压，如果输入码为偶数则重复选择33个基准电压中的l个基准电压，向电压跟随器提供这些电压。电压跟随器输出提供的2个电压的平均值作为模拟信号。g卩，在输入码是奇数时，由电压跟随器产生相邻的2个基准电压的中间电压，设其为灰度级电压(gradation voltage)(参照专禾U文献1)在此DAC中，随着输入位数(分辨率)从6增加为8、 10，可产生的基准电压的数从33到129、 513这样急剧地增加，选择电路所需的开关对的数也从37到135、 521这样急剧地增加。因此，鉴于正在推进液晶显示面板的高精细化及多灰度级化的现状，就不得不增大DAC的芯片尺寸。因此，研发出通过选择彼此相邻的2个基准电压，利用MOS (金属氧化物半导体，metal-oxide-semiconductor)晶体管的导通电阻分割该2基准电压的差就能获得所希望的中间灰度级电压的DAC。(参照专利文献2)。专利文献l:美国专利第6373419号说明书专利文献2:美国专利申请公开第2007/0176813号说明书在液晶显示器中采用利用上述MOS晶体管的导通电阻的DAC情况下，多个DAC共有由电阻串构成的基准电压产生电路。因此，多个DAC选择相同的2个基准电压的组执行分压工作的情况下，相对于基准电压产生电路中的特定的电阻元件，分别并联连接多个DAC的MOS晶体管(导通状态)，由于在此产生电流的分流，所以在基准电压产生电路中产生的基准电压本身就会发生变动。为了抑制此电压变动，可以增大用于分压的MOS晶体管组的总导通电阻。例如，增加MOS晶体管数、伸长各MOS晶体管的栅极长度等。但是， 一旦增大总导通电阻，DAC的稳定时间(settling time)就会变长，其结果会存在所谓的在规定的时间内不能输出所希望的灰度级电压的问题。
技术实现思路
本专利技术的目的在于维持相同的稳定时间和相同的分辨率的同时，削减DAC的构成元件数。在本专利技术中，着眼于根据成为分压对象的2基准电压的大小使MOS晶体管的导通电阻不同这点。具体地，P沟道MOS晶体管的情形以电源电压附近的电压为分压对象时使导通电阻变小，N沟道MOS晶体管的情形以接地电压附近的电压为分压对象时使导通电阻变小。因为无论哪一情形都使栅，源间电压Vgs变大。因此，根据本专利技术，采用在导通电阻大的灰度级减少MOS晶体管数，在导通电阻小的灰度级增多MOS晶体管数这样的可切换的电路结构。由此，可不使稳定时间恶化、抑制电压变动。具体地说明，本专利技术为用以下这样的选择分压电路、模式选择电路和输出电路构成使用互不相同的多个基准电压将N (N为3以上的整数)位的数字信号转换为模拟信号的转换器。即，选择分压电路，具有分别作为开关发挥作用的多个MOS晶体管，当设m为1以上的整数、设从2到2m+l的整数中的任意一个为M时，根据上述数字信号中的上位(N-m)位通过上述多个MOS晶体管中各个数量彼此相同的MOS晶体管选择上述多个基准电压中的2个基准电压，并且利用上述多个MOS晶体管中相互6串联连接的M个MOS晶体管组的各自的总导通电阻，M分割上述选择出的2个基准电压之差，以获得(M-l)个中间电压。模式选择电路，判断上述选择分压电路的上述M个MOS晶体管组的各自的总导通电阻的大小，分别在该总导通电阻大的情况下选择第l模式、在该总导通电阻小的情况下选择第2模式，并且进行控制以使上述第2模式下的上述选择分压电路的上述M个MOS晶体管组各自所含的MOS晶体管的个数比上述第1模式下的MOS晶体管个数更多。输出电路，根据上述数字信号中的下位m位，选择地输出上述选择出的2个基准电压中的l个或上述(M-l)个中间电压中的1个作为上述模拟信号。此情形的基准电压产生电路具有相互串联连接的2^m个电阻元件，从该电阻元件的各端子向上述选择分压电路提供互不相同的(2N'm+l)个基准电压。上述选择分压电路具有选择上述多个基准电压中彼此相邻的2个基准电压的开关电路的情形下，该开关电路，例如具有分别根据上述数字信号的上位(N-m)位中的对应的位选择2输入中的一个的多个开关对；从上述数字信号的上位(N-m)位中最下位的位开始数第n位所对应的开关对的数an，由a产2、 a^a^+a11-2 (2Si^N-m)决定。并且，分别通过构成上述多个开关对的MOS晶体管中(N-m)个MOS晶体管，选择上述彼此相邻的2个基准电压。此情形的上述选择分压电路的上述M个MOS晶体管组分别由例如相互串联连接的(N-m+l)个以上的MOS晶体管构成。上述M个MOS晶体管组中的2个，在上述相互串联连接的(N-m+l)个以上的MOS晶体管中，包含用于选择上述彼此相邻的2个基准电压的(N-m)个MOS晶体管。此外，上述选择分压电路具有选择上述多个基准电压中彼此相邻的2个基准电压的开关电路的情形下，上述选择分压电路还具有解码电路，当P为2以上、且为(N-m)以下的整数时，将上述数字信号的上位(N-m)位中的下位P位解码为使任意1个有效的2P个选择信号；上述开关电路，例如由分别根据上述2P个选择信号中的对应的选择信号将2输入选择地传递给2输出的2P个开关对、以及分别根据上述数字信号的上位(N-m-P)位中的对应的位选择2输入中的一个的多个另外的开关对构成。并且，分别通过构成上述所有的开关对的MOS晶体管中(N-m-P+l)个MOS晶体管，选择上述彼此相邻的2个基准电压。此情形的上述选择分压电路的上述M个MOS晶体管组分别由例如相互串联连接的(N-m-P+2)个以上的MOS晶体管构成。上述M个MOS晶体管组中的2个，在上述相互串联连接的(N-m-P+2)个以上的MOS晶体管中，包含用于选择上述彼此相邻的2个基准电压的(N-m-P+l)个的MOS晶体管。根据本专利技术，不使DAC的稳定时间恶化，还能够维持相同的分辨率的同时，削减DAC的构成元件数。附图说明图1是使用本专利技术所涉及的DAC的图像显示装置的示意平面图。图2是表示本专利技术所涉及的DAC的结构例的电路图。图3是表示图2中的第2及第3开关电路的第1模式工作图，其中，Vinl、 Vin2: V0 V32中的相邻2电压，※中至少l个OFF， M00' M07'全部OFF。图4是表示图2中的第2及第3开关电路的第2模式工作图，其中，Vinl、 Vin2: V32 V64中的相邻2电压。图5是表示图2的DAC的整体工作图。图6是表示图2中的第2开关电路的变化例的示意图。图7是表示本专利技术所涉及的DAC的另一结构例的电路图。图8是表示图7中的解码'电路的工作图。图9是本文档来自技高网...

【技术保护点】
一种转换器，使用互不相同的多个基准电压将Ｎ位的数字信号转换为模拟信号，其中Ｎ为３以上的整数，该转换器包括：　选择分压电路，其具有分别作为开关发挥作用的多个ＭＯＳ晶体管，当设ｍ为１以上的整数、设从２↑［ｍ］～２↑［ｍ－１］＋１的整数中的 任意一个整数为Ｍ时，根据上述数字信号中的上位（Ｎ－ｍ）位、通过上述多个ＭＯＳ晶体管中各个数量彼此相同的ＭＯＳ晶体管来选择上述多个基准电压中的２个基准电压，并且利用上述多个ＭＯＳ晶体管中相互串联连接的Ｍ个ＭＯＳ晶体管组的各自的总导通电阻、Ｍ分割上述选择出的２个基准电压之差，以获得（Ｍ－１）个中间电压；　模式选择电路，其判断上述选择分压电路的上述Ｍ个ＭＯＳ晶体管组的各自的总导通电阻的大小，分别在该总导通电阻大的情况下选择第１模式、在该总导通电阻小的情况下选择第２模式，并且进 行控制以使上述第２模式下的上述选择分压电路的上述Ｍ个ＭＯＳ晶体管组各自所含的ＭＯＳ晶体管的个数比上述第１模式下的ＭＯＳ晶体管个数更多；以及　输出电路，根据上述数字信号中的下位ｍ位，选择地输出上述选择出的２个基准电压中的１个或上述（Ｍ－ １）个中间电压中的１个作为上述模拟信号。...

【技术特征摘要】
JP 2008-1-17 2008-0079571、一种转换器，使用互不相同的多个基准电压将N位的数字信号转换为模拟信号，其中N为3以上的整数，该转换器包括选择分压电路，其具有分别作为开关发挥作用的多个MOS晶体管，当设m为1以上的整数、设从2m～2m-1+1的整数中的任意一个整数为M时，根据上述数字信号中的上位(N-m)位、通过上述多个MOS晶体管中各个数量彼此相同的MOS晶体管来选择上述多个基准电压中的2个基准电压，并且利用上述多个MOS晶体管中相互串联连接的M个MOS晶体管组的各自的总导通电阻、M分割上述选择出的2个基准电压之差，以获得(M-1)个中间电压；模式选择电路，其判断上述选择分压电路的上述M个MOS晶体管组的各自的总导通电阻的大小，分别在该总导通电阻大的情况下选择第1模式、在该总导通电阻小的情况下选择第2模式，并且进行控制以使上述第2模式下的上述选择分压电路的上述M个MOS晶体管组各自所含的MOS晶体管的个数比上述第1模式下的MOS晶体管个数更多；以及输出电路，根据上述数字信号中的下位m位，选择地输出上述选择出的2个基准电压中的1个或上述(M-1)个中间电压中的1个作为上述模拟信号。2、 根据权利要求1所述的转换器，其特征在于， 还包括产生上述多个基准电压的基准电压产生电路； 上述基准电压产生电路具有相互串联连接的2^m个电阻元件，从该电阻元件的各端子向上述选择分压电路提供互不相同的(2^m+l)个基准电压。3、 根据权利要求1所述的转换器，其特征在于， 上述选择分压电路具有选择上述多个基准电压中彼此相邻的2个基准电压的开关电路。4、 根据权利要求3所述的转换器，其特征在于， 上述开关电路具有分别根据上述数字信号的上位(N-m)位中的对应的位来选择2输入之一的多个开关对；从上述数字信号的上位(N-m)位中最下位的位开始数第n位所对应 的开关对的数an，由a产2、 a^an-,+a决定，其中2^^N-m;分别通过构成上述多个开关对的MOS晶体管中(N-m)个MOS晶体 管，选择上述彼此相邻的2个基准电压。5、 根据权利要求4所述的转换器，其特征在于，上述选择分压电路的上述M个MOS晶体管组各自具有相互串联连接 ...

【专利技术属性】
技术研发人员：土居康之，中山久留美，服部慎，池田英毅，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]