集成肖特基二极管的功率MOSFET元胞及MOSFET器件制造技术

本发明专利技术提供一种集成肖特基二极管的功率MOSFET元胞及MOSFET器件，通过将平面栅极与沟槽栅极集成在一个MOSFET结构的元胞中，使电流导通路径多样化，有效防止元胞中电流拥堵，提高电流密度，降低导通电阻，同时还将沟槽栅极和平面栅极集成在一起形成复合栅极结构，可实现窄单元间距和较小的元胞尺寸，便于优化制造工艺和器件布局；另外，在两个接触区集成了两个沟槽式肖特基二极管，进一步降低正向压降,提高反向耐压和器件电气性能；再者，两个沟槽式肖特基二极管的肖特基半导体层分别与P型的第一接触区和第二接触区邻接，可减小沟槽式肖特基二极管的漏电风险。

【技术实现步骤摘要】

本专利技术涉及半导体器件，特别是涉及一种集成肖特基二极管的功率mosfet元胞及mosfet器件。

技术介绍

1、功率半导体器件被用作通过各种电子系统来控制电流的开关。它们能通过三个主要参数表征，导通状态电阻r导通、切换时间及击穿电压bv，该三个主要参数尤其定义了此类功率半导体器件的应用范围。导通状态电阻是接通状态下的器件的等效欧姆电阻；切换时间是从导通状态切换到断开状态的时间，并且反之亦然；击穿电压是器件可在断开状态下承受的最大电压。在垂直的功率半导体器件中，电流在导通状态下在垂直方向上从半导体器件的第一主侧流到半导体器件的第二主侧，而在断开状态下只有可忽略的电流流过器件。厚并且相对轻地掺杂的漂移层被用于通过降低阻挡结(blocking junction)的空间电荷区域中的电场来提高击穿电压。但是采用具有大厚度并且轻掺杂的漂移层与导通状态电阻之间反向牵制。随着提高击穿电压的同时会导致导通状态电阻的极大提高是针对功率半导体器件的主要限制。

2、目前硅基功率器件性能方面难以获得大幅优化，碳化硅(sic)材料以其宽禁带宽度、高临界击穿电压、高导热率本文档来自技高网...

【技术保护点】

1.一种集成肖特基二极管的功率MOSFET元胞，其特征在于，所述元胞由下向上依次包括：漏极、N型衬底层、N型缓冲层、N型漂移层及N型电流扩展层；

2.根据权利要求1所述的集成肖特基二极管的功率MOSFET元胞，其特征在于：所述元胞采用的半导体材料为碳化硅材料。

3.根据权利要求1或2所述的集成肖特基二极管的功率MOSFET元胞，其特征在于：所述元胞还包括P型第一屏蔽区及P型第二屏蔽区；所述第一屏蔽区设置于所述第一沟槽栅极底部与所述第一沟槽栅极右侧所述第一阱区底部下方部分区域；所述第二屏蔽区设置于所述第二沟槽栅极底部与所述第二沟槽栅极左侧所述第二阱区底部下方部分区域...

【技术特征摘要】

1.一种集成肖特基二极管的功率mosfet元胞，其特征在于，所述元胞由下向上依次包括：漏极、n型衬底层、n型缓冲层、n型漂移层及n型电流扩展层；

2.根据权利要求1所述的集成肖特基二极管的功率mosfet元胞，其特征在于：所述元胞采用的半导体材料为碳化硅材料。

3.根据权利要求1或2所述的集成肖特基二极管的功率mosfet元胞，其特征在于：所述元胞还包括p型第一屏蔽区及p型第二屏蔽区；所述第一屏蔽区设置于所述第一沟槽栅极底部与所述第一沟槽栅极右侧所述第一阱区底部下方部分区域；所述第二屏蔽区设置于所述第二沟槽栅极底部与所述第二沟槽栅极左侧所述第二阱区底部下方部分区域。

4.根据权利要求1所述的集成肖特基二极管的功率mosfet元胞，其特征在于：所述第一接触区的掺杂深度自所述电流扩展层延伸至所述漂移层中；所述第二接触区的掺杂深度自所述电流扩展层延伸至所述漂移层中。

5.根据权利要求1所述的集成肖特基二极管的功率mosfet元胞，其特征在于：所述第一肖特基半导体层的纵截面呈类凹字型，所述第一肖特基金属层的纵截面呈倒类凸字型；所述第二肖特基半导体层的纵截面呈类凹字型，所述第二肖特基金属层的纵截面呈倒类凸字型。

6.根据权利要求1所述的集成肖特基二极管的功率mosfet元胞，其特征在于：所述元胞还包括设置于所述n-jfet区表面上的平面肖特基金属层，所述平面肖特基金属层和与所述平面肖特基金属层接触的所述n-jfet区形成...

【专利技术属性】
技术研发人员：江顺达，刘昊，周莹莹，
申请(专利权)人：无锡芯动半导体科技有限公司，
类型：发明
国别省市：