嵌制电源热插拔所造成电压突波的电路及相关芯片制造技术

本发明专利技术是一种嵌制电源热插拔所造成电压突波的电路及相关芯片，用于一电子装置，该电压突波嵌制电路，用以嵌制热插拔所造成的一电压突波，包含有：一缓冲单元，耦接于一输入电源端，用来接收该电压突波的一突波电流；以及一嵌制单元，耦接于输入电源端与该缓冲单元，用来根据该输入电源端的一输入电压，控制该缓冲单元接收该突波电流。

【技术实现步骤摘要】

本专利技术是指一种用于一电子装置的电压突波嵌制电路及其相关芯片，尤指一 种可嵌制因电源热拔插所产生的电压突波的电压突波嵌制电路及其相关芯片。
技术介绍
一般来说，集成电路芯片是通过外接电源供应器来提供其操作所需的电源。请参考图1，图1为一集成电路芯片100的热拔插等效电路的示意图。集成电路芯 片100通过一电源供应器102提供一供应电源至集成电路芯片IOO的一电源输入端 104。如图1所示，当电源供应器102所提供的供应电源瞬间传送到电源输入端104 时，线电感Lwire、线电阻Rwire及电源电容CVCC会发生RLC震荡而产生电压 突波，造成过电压的情形。过电压的情形将会降低集成电路的可靠度，并且减短其 寿命；更严重的情况，甚至会使元件瞬间发生崩溃效应，使得集成电路及外部元件 瞬间烧毁。为了改善上述问题，现有技术提供了不同的解决方式，请参考图2图2及图3。 在图2图2中，为了降低电压突波，加入了电源电容CVCC的一等效串联电阻 RCVCC;而在图3中，则于电源输入端104及接地端之间并联加入一齐纳二极管 ZVCC。然而，使用前述的现有方法虽能降低因热插拔所造成的电压突波，但会因 而增加电路的成本或降低电路的效能。例如，如图2所示的现有技术，加入电源电 容CVCC的等效串联电阻RCVCC仅能够降低电压突波而不能有效嵌制住电压， 且会严重增加电路正常操作时的电源噪声；而如图3所示的现有技术，需加入齐纳二极管，以产生电压嵌制的作用，如此一来，将耗费极大的生产成本及印刷电路板 的面积。
技术实现思路
因此，本专利技术的主要目的即在于提供用于一电子装置的电压突波嵌制电路及其 相关芯片。本专利技术揭露一种用于一电子装置的电压突波嵌制电路，用以嵌制电源热插拔所 造成的一电压突波，该电压突波嵌制电路包含有一缓冲单元及一嵌制单元。该缓冲 单元耦接于一输入电源端，用来接收该电压突波的一突波电流。以及该嵌制单元耦 接于输入电源端与该缓冲单元，用来根据该输入电源端的一输入电压，控制该缓冲 单元接收该突波电流。本专利技术另揭露一种可嵌制电压突波的芯片，该芯片包含有一输入电源端、 一运 算电路及一电压突波嵌制电路。该输入电源端用来接收一输入电压。该运算电路耦 接于该输入电源端，用来由该输入电压驱动，以执行一运算功能；以及该电压突波 嵌制电路，用以嵌制电源热插拔所造成的一电压突波，包含有一缓冲单元及一嵌制 单元。该缓冲单元耦接于该输入电源端，用来接收该电压突波的一突波电流；以及 该嵌制单元耦接于输入电源端与该缓冲单元，用来根据该输入电源端的该输入电 压，控制该缓冲单元接收该突波电流。附图说明图1为一集成电路芯片的热拔插等效电路的示意图。图2为现有的一降低电源热拔插的突波电压的示意图。图3为现有的另一降低电源热拔插的突波电压的示意图。图4为本专利技术实施例一芯片的示意图。图5为图4中电压突波嵌制电路的示意图。图6为本专利技术实施例另一芯片的示意图。图7为本专利技术实施例产生电压突波时的电流路径示意图。图8为图6中的电压突波嵌制电路的相关信号的时序示意图，具体实施例方式请参考图4，图4为本专利技术实施例一芯片400的示意图。芯片400可用以嵌制 电源热插拔所造成的一电压突波。芯片400包含一输入电源端404、一运算电路402 及一电压突波嵌制电路406。输入电源端404是用来接收一输入电压Vcc。运算电 路402耦接于输入电源端404，用来由输入电压Vcc驱动，以执行一运算功能。电 压突波嵌制电路406包含有一缓冲单元408及一嵌制单元410。缓冲单元408耦接 于输入电源端404，用来接收该电压突波的一突波电流Icc。嵌制单元410耦接于 输入电源端404与缓冲单元408，用来根据输入电源端404的输入电压Vcc，控制 缓冲单元408接收突波电流Icc。换句话说，芯片400可透过输入电源端404，由 芯片400中的电压突波嵌制电路406将突波电流Icc接收导引掉，以适时完成电压 突波的嵌制功能。现进一步说明电压突波嵌制电路406，请参考图5，图5为图4中电压突波嵌制电路406的示意图。在电压突波嵌制电路406中，缓冲单元408包含有一高端控 制单元502、 一低端控制单元504及缓冲电路BC,、 BC2、 BC3。高端控制单元502 用来产生高端控制信号SHc,、 SHC2、 SHC3。低端控制单元504用来产生低端控制信 号Sw,、 Su:2、 Su;3。缓冲电路BC卜BC2、 BC3中的每一缓冲电路包含有一高端开 关SWH及一低端开关SV^。其中，高端开关SWH较佳地是P型金属氧化物半导体晶体管，用来根据高端控制信号Shc,、 SHC2、 Shc3中的一高端控制信号，将输入电源端404的电流导通至低端开关SWl。低端开关SWl絞佳地是一 N型金属氧化物半导体晶体管，用来根据低端控制信号Slc,、 SlC2、 SlC3中一低端控制信号，将高 端开关SWH所传送的电流导通至地端。继续说明电压突波嵌制电路406，电压突波嵌制电路406中的嵌制单元410包 含有一参考电压产生器506、 一分压电路508、 一运算放大器510、 一补偿电容Cc、 高端驱动单元M1、 M2、 M3及一低端驱动单元512。参考电压产生器506用来提 供一参考电压Vbg。分压电路508耦接于输入电源端404与地端，包含两个分压电 阻R,、 R2，用来提供输入电压Vcc的一分压VFB。运算放大器510包含有正、负输 入端及一输出端，用来接收输入电压Vcc的分压Vra及参考电压Vbg，并据以输出 一第一嵌制控制信号Vcxa。补偿电容CC耦接于输入电源端404与运算放大器510 的输出端。高端驱动单元M1、 M2、 M3中的每一高端驱动单元较佳地是-一N型金 属氧化物半导体晶体管，分别耦接于高端开关SWh的柵扱、地端及运算放大器510 的输出端，用来根据第一嵌制控制信号VcljA，控制高端开关SWH导通来接收突波 电流1 >低端驱动单元512耦接于运算放大器510的输出端，用来根据第一嵌制控制信号Vcxa，输出一第二嵌制控制信号VcxD至低端控制单元504，以控制低端开关SWL的导通状态。较佳地，低端驱动单元512包含有一第三分压电阻R3、 一 转换单元M4及一缓冲器514。第三分压电阻R3耦接于输入电源端404。转换单 元M4较佳地是一 N型金属氧化物半导体晶体管，用来根据第一嵌制控制信号 Vcla，输出一第二嵌制控制信号VCU3，以控制低端开关SW^的导通状态。缓冲器 514耦接于转换单元M4与低端控制单元SWl，用来接收第二嵌制控制信号VCLD， 并将第二嵌制控制信号VcLD输出至低端控制单元504。值得注意的是，图4所示仅为本专利技术实施例示意图，本领域具通常知识者当可 据以做不同的修饰。举例来说，请参考图6。图6为本专利技术实施例另一芯片600的 示意图。由于图6的芯片600与图4及图5的芯片400中具有相同名称的元件具有 类似的运作方式与功能，因此为求说明书内容简洁起见，详细说明便在此省略，这 些元件的连结关如图6所示，在此不再赘述。此外，缓冲电路及高端驱动单元在本 实施例中使用3个为例，但不限于此，其应用的数量可视系统设计而定。较佳地， 高端控制单元502及低端控制单元5本文档来自技高网...

【技术保护点】
一种用于一电子装置的电压突波嵌制电路，用以嵌制电源热插拔所造成的一电压突波，其特征在于包含有：　一缓冲单元，耦接于一输入电源端，用来接收该电压突波的一突波电流；以及　一嵌制单元，耦接于输入电源端与该缓冲单元，用来根据该输入电源端 的一输入电压，控制该缓冲单元接收该突波电流。

【技术特征摘要】
US 2008-8-19 61/089,9101.一种用于一电子装置的电压突波嵌制电路，用以嵌制电源热插拔所造成的一电压突波，其特征在于包含有一缓冲单元，耦接于一输入电源端，用来接收该电压突波的一突波电流；以及一嵌制单元，耦接于输入电源端与该缓冲单元，用来根据该输入电源端的一输入电压，控制该缓冲单元接收该突波电流。2. 根据权利要求1所述的电压突波嵌制电路，其特征在于该缓冲单元包含有 一高端控制单元，用来产生多个高端控制信号；-低端控制单元，用来产生多个低端控制信号；以及 多个缓冲电路，每一缓冲电路包含有一高端开关，包含有一输入端，耦接于该输入电源端， 一输出端，以及一受 控端，耦接于该高端控制单元，用来根据该多个高端控制信号中一高端控制信号， 将该输入端所接收的电流导通至该输出端；以及一低端开关，包含有-输入端，耦接于该高端开关的该输出端， 一输出端， 耦接于一地端，以及-一受控端，耦接于该低端控制单元，用来根据该多个低端控制 信号中一低端控制信号，将该输入端所接收的电流导通至该输出端。3. 根据权利要求2所述的电压突波嵌制电路，其特征在于该高端开关是一 P 型金属氧化物半导体晶体管，该高端开关的该输入端是一源极，该高端开关的该输 出端是一漏极，以及该高端开关的该受控端是一栅极。4. 根据权利要求2所述的电压突波嵌制电路，其特征在于该低端开关是一 N 型金属氧化物半导体晶体管，该低端开关的该输入端是一漏极，该低端开关的该输 出端是一源极，以及该低端开关的该受控端是一栅极。5. 根据权利要求1所述的电压突波嵌制电路，其特征在于该嵌制单元包含有: 一参考电压产生器，用来提供一参考电压信号；一分压电路，耦接于该输入电源端与该地端，用来提供该输入电压的一分压； 一运算放大器，包含有一正输入端，用来接收该输入电压的该分压， 一负输入端，用来接收该参考电压信号，及一输出端，用来根据该正输入端与该负输入端的信号，输出一第一嵌制控制信号；一补偿电容，耦接于该输入电源端与运算放大器的该输出端； 多个高端驱动单元，每一高端驱动单元包含有一第一端，耦接于该高端开关的该受控端， 一第二端耦接于该地端，以及一第三端，耦接于该运算放大器的该输出端，用来根据该第一嵌制控制信号，控制该高端开关导通来接收该突波电流；以及一低端驱动单元，耦接于该运算放大器的该输出端，用来根据该第一嵌制控 制信号，输出一第二嵌制控制信号至该低端控制单元，以控制该低端开关的导通状 态。6. 根据权利要求5所述的电压突波嵌制电路，其特征在于该多个高端驱动单 元的每一高端驱动单元是一 N型金属氧化物半导体晶体管，该第一端是一漏极， 该第二端是一源极，以及该第三端是一栅极。7. 根据权利要求5所述的电压突波嵌制电路，其特征在于该低端驱动单元包 含有一第三分压电阻，耦接于该输入电源端；一转换单元，包含有一第一端，耦接于该第三分压电阻， 一第二端耦接于该 地端，以及一第三端，耦接于该运算放大器的该输出端，用来根据该第一嵌制控制 信号，输出一第二嵌制控制信号，以控制该低端开关的导通状态；以及一缓冲器，耦接于该转换单元与该低端控制单元，用来接收该第二嵌制控制 信号，并将该第二嵌制控制信号输出至该低端控制单元。8. 根据权利要求7所述的电压突波嵌制电路，其特征在于该转换单元是一 N 型金属氧化物半导体晶体管，该第一端是一漏极，该第二端是一源极，以及该第三 端是一栅极。9. 根据权利要求5所述的电压突波嵌制电路，其特征在于该嵌制单元另包含有一电源电平检测单元，用来检测该输入电源端的电压电平，以输出一电源检 测信号；以及一设定单元，耦接于该电源电平检测单元、该低端驱动单元、该高端控制单 元及该低端控制单元，用来根据该电源检测信号及该第二嵌制控制信号，输出一设 定信号至该高端控制单元与该低端控制单元。10. 根据权利要求9所述的电压突波嵌制电路，其特征在于该高端控制单元于 接收到该设定信号时，将该多个缓冲电路中的每一高端开关转换至一关闭状态，及 该低端控制单元于接收到该设定信号时，将该多个缓冲电路中的每一低端开关转换 至一导通状态。11. 根据权利要求1所述的电压突波嵌制电路，其...

【专利技术属性】
技术研发人员：陈昆民，邓子正，蔡明融，黎清胜，
申请(专利权)人：茂达电子股份有限公司，
类型：发明
国别省市：71[]