半导体存储器件制造技术

技术编号:42655219 阅读:19 留言:0更新日期:2024-09-10 12:15
一种半导体存储器件,所述半导体存储器件包括:有源图案,位于第一基板上并且包括在第一方向上彼此相反的第一表面和第二表面;数据存储图案,位于所述有源图案与所述第一基板之间并且连接到所述有源图案的所述第一表面;位线,位于所述有源图案上,连接到所述有源图案的所述第二表面,并且在第二方向上延伸;字线,位于所述有源图案的侧壁上;第二基板;外围栅极结构,位于所述第二基板的第一表面上;第一连接布线结构,位于所述第二基板的所述第一表面上并且连接到所述外围栅极结构和所述位线;第二连接布线结构,位于所述第二基板的第二表面上;以及贯通通路,穿透所述第二基板并且连接所述第一连接布线结构和所述第二连接布线结构。

【技术实现步骤摘要】

本公开涉及半导体存储器件,更具体地,涉及包括垂直沟道晶体管(vct)的半导体存储器件。


技术介绍

1、为了满足消费者对优越性能和便宜价格的需求,期望提高半导体存储器件的集成密度。在半导体存储器件中,由于半导体存储器件的集成密度是确定产品价格的重要因素,所以特别需要提高集成密度。

2、在二维或平面半导体存储器件的情况下,集成密度主要由单位存储单元所占据的面积确定,因此集成密度大大受到精细图案形成技术的水平影响。然而,由于图案的微型化需要极其昂贵的设备,所以二维半导体存储器件的集成密度虽然有所提高但是仍旧有限。因此,已经提出包括其中沟道在垂直方向上延伸的垂直沟道晶体管的半导体存储器件。


技术实现思路

1、本公开的各方面提供了一种具有改善的集成密度和电特性的半导体存储器件。

2、然而,本公开的各方面不局限于本文阐述的方面。通过参考以下给出的本公开的详细描述,本公开的上述和其他方面对于本公开所属领域的普通技术人员将变得更加明显。

3、根据本公开的一个方面,提供了一种半导体存储器件,本文档来自技高网...

【技术保护点】

1.一种半导体存储器件,所述半导体存储器件包括:

2.根据权利要求1所述的半导体存储器件,所述半导体存储器件还包括:

3.根据权利要求1所述的半导体存储器件,其中,所述贯通通路的宽度随着距所述第二基板的所述第二表面的距离增大而减小。

4.根据权利要求3所述的半导体存储器件,其中,所述第一连接布线结构包括连接导线和通路连接插塞,并且

5.根据权利要求1所述的半导体存储器件,其中,所述贯通通路的宽度随着距所述第二基板的所述第二表面的距离增大而增大。

6.根据权利要求1所述的半导体存储器件,所述半导体存储器件还包括:通路着陆图案,所述...

【技术特征摘要】

1.一种半导体存储器件,所述半导体存储器件包括:

2.根据权利要求1所述的半导体存储器件,所述半导体存储器件还包括:

3.根据权利要求1所述的半导体存储器件,其中,所述贯通通路的宽度随着距所述第二基板的所述第二表面的距离增大而减小。

4.根据权利要求3所述的半导体存储器件,其中,所述第一连接布线结构包括连接导线和通路连接插塞,并且

5.根据权利要求1所述的半导体存储器件,其中,所述贯通通路的宽度随着距所述第二基板的所述第二表面的距离增大而增大。

6.根据权利要求1所述的半导体存储器件,所述半导体存储器件还包括:通路着陆图案,所述通路着陆图案设置在所述第二基板的所述第一表面上,

7.根据权利要求1所述的半导体存储器件,其中,所述贯通通路包括上贯通通路和下贯通通路,所述上贯通通路连接到所述第一连接布线结构,所述下贯通通路连接到所述第二连接布线结构,并且

8.根据权利要求1所述的半导体存储器件,所述半导体存储器件还包括:背栅电极,所述背栅电极设置在所述有源图案的所述第二侧壁上并且在所述第三方向上延伸。

9.根据权利要求1所述的半导体存储器件,所述半导体存储器件还包括:屏蔽导电线,所述屏蔽导电线在所述有源图案上与所述位线相邻设置并且在所述第二方向上延伸。

10.根据权利要求1所述的半导体存储器件,其中,所述字线包括沿着所述第一方向交替地设置的第一部分和第二部分,

<...

【专利技术属性】
技术研发人员:崔贤根李基硕金根楠朴硕汉刘宝元韩珍优
申请(专利权)人:三星电子株式会社
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1