【技术实现步骤摘要】
本专利技术涉及半导体，尤其涉及一种半导体器件及其制备方法。
技术介绍
1、静电放电(electrostatic discharge，esd)是造成集成电路（ic）过度电应力破坏的主要元凶，随着三维集成电路(3d ic)技术的崛起，三维堆叠半导体器件的静电防护结构的设计也变得尤为重要。
2、三维堆叠半导体器件中晶圆之间或芯片之间需要密集的电力传输和信号传输，布线资源紧张，而现有静电防护结构又需要占据大量的版图面积，造成ic布局难题。因此，随着芯片制程节点的提升以及3d ic技术的发展，三维堆叠半导体器件中的静电防护结构需要进行改进。
技术实现思路
1、本专利技术的目的在于提供一种半导体器件及其制备方法，以解决现有的静电防护结构需要占据大量的版图面积，造成ic布局难题的问题。
2、为了达到上述目的，本专利技术提供了一种半导体器件，包括至少两个堆叠的半导体基板，每个所述半导体基板内均具有金属层，相邻的两个所述半导体基板中的所述金属层通过第一互联结构电性连接；以及，
...【技术保护点】
1.一种半导体器件，其特征在于，包括至少两个堆叠的半导体基板，每个所述半导体基板内均具有金属层，相邻的两个所述半导体基板中的所述金属层通过第一互联结构电性连接；以及，
2.如权利要求1所述的半导体器件，其特征在于，所述第一导电层与所述第二导电层一一对应，所述第二导电层与相应的所述第一导电层之间具有所述介电层。
3.如权利要求1所述的半导体器件，其特征在于，每个所述第二导电层与每个所述第一导电层之间均具有所述介电层。
4.如权利要求1所述的半导体器件，其特征在于，所述介电层的材料为氮氧化硅、氧化铝、氮化硅或氧化硅。
5.如...
【技术特征摘要】
1.一种半导体器件，其特征在于，包括至少两个堆叠的半导体基板，每个所述半导体基板内均具有金属层，相邻的两个所述半导体基板中的所述金属层通过第一互联结构电性连接；以及，
2.如权利要求1所述的半导体器件，其特征在于，所述第一导电层与所述第二导电层一一对应，所述第二导电层与相应的所述第一导电层之间具有所述介电层。
3.如权利要求1所述的半导体器件，其特征在于，每个所述第二导电层与每个所述第一导电层之间均具有所述介电层。
4.如权利要求1所述的半导体器件，其特征在于，所述介电层的材料为氮氧化硅、氧化铝、氮化硅或氧化硅。
5.如权利要求1所述的半导体器件，其特征在于，所述导电离子为金属离子或半导体离子。
6.如权利要求1所述的半导体器件，其特征在于，所述介质层包括堆叠的隔离介质层及键合介质层，所述第一导电层及所述介电层位于所述隔离介质层内，所述第二导电层位于所述隔离介质层与所述键合介质层之间，所述介电层与相应的所述第一导电层和第二导电层均直接接触，且所述介电层与相应的所述第一导电层和所述第二导电层在沿所述半导体基板的厚度方向上均具有重叠区域。
7.如权利要求6所述的半导体器件，其特征在于，所述第一互联结构包括第一插塞及键合焊盘对，所述第一插塞位于所述隔离介质层及相应的所述半导体基板内，所述第一插塞与所述介质层中的所述第二导电层及相应的所述半导体基板内的所述金属层电性连接，所述键合焊盘对位于所述键合介质层内，并与相应的所述第二导电层及所述金属层电性连接。
8.如权利要求6所述的半导体器件，其特征在于，所述介质层中的所述第一导电层通过第二互联结构接地，所述第二互联结构包括第三导电层及第二插塞，所述第三导电层位于所述隔离介质层及所述键合介质层之间，且所述第三导电层接地，所述第二插塞位于所述隔离介质层内，并与所述第三导电层及相应的所述第一导电层电性连接。
9.如权利要求1所述的半导体器件，其特征在于，所述半导体器件中的其...
【专利技术属性】
技术研发人员：邹泽坤，盛备备，
申请(专利权)人：武汉新芯集成电路股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。